JPH03229518A - アナログ／デジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 概　　要 近年、安価で広レベル範囲のアナログ信号に対して高分
解能なデジタル信号への変換が可能であるアナログ／デ
ジタル変換装置が要求されている。

本発明においては、切換信号の状態、たとえばレベルに
応答して個別に増幅度が設定される増幅回路をアナログ
／デジタル変換回路の前段に設け、変換されたデジタル
信号のが所定の範囲からはずれたときに前記増幅回路の
増幅度を切換えるとともに、前記増幅度に対応する補正
演算を施して、広レベル範囲のアナログ信号に対応する
デジタル信号を算出する。こうしてアナログ信号の広レ
ベル範囲にわたって高分解能なアナログ／デジタル変換
処理が実現できる。また前記切換えは処理回路が読込む
変換後のデジタル信号に基づいて実行するので、１人力
のアナログ信号に対する変換に必要なアナログ／デジタ
ル変換回路のチャネル数は１チヤネルのみでよい。

産業上の利用分野 本発明は、アナログ信号をデジタル信号に変換し、前記
デジタル信号に基づいて演算処理を実行するアナログ／
デジタル変換装置に関する。

従来の技術 近年、車載用のエンジン制御や他の各種の分野において
エレクトロニクス化が進み、より緻密な制御が要求され
るようになってきている。前記緻密な制御を実現するた
めには、たとえば制御に起因する状況を検出するセンサ
がら入力されるアナログ信号を、より高精度にデジタル
信号に変換し、演算処理に利用することが必要である。

第５図は、典型的な従来例のアナログ／デジタル変換装
置１の簡略化した構成を示すブロック図である。たとえ
ば燃料噴射制御装置などにおいて、吸気圧センサや水温
センサなどのアナログセンサ２からのアナログ信号は、
直接アナログ／デジタル変換回路３を介してデジタル信
号に変換され、マイクロコンピュータなどの処理回路４
に取込まれ、前記デジタル信号に基づいて演算制御が実
行される。

前記アナログ／デジタル変換回路３の分解能を高めるた
めには、前記センサ２のアナログ／デジタル変換回路３
との間に増幅回路５を介入させるアナログ／デジタル変
換装置６の構成（第６図参照）もまた考えられる。

発明が解決しようとする課題 第７図は各アナログ／デジタル変換装置１，６における
センサ２からのアナログ信号Ｓａとアナログ／デジタル
変換回路３がらのデジタル信号Ｓｄとの関係を示す図で
ある。なお、第７図に示される参照符ＶｒｅｆＯは、ア
ナログ／デジタル変換回路３においてデジタル変換可能
なアナログ信号Ｓａの上限である基準レベルを示す。

アナログ／デジタル変換装置１の構成においては、アナ
ログ／デジタル変換装置６における増幅回路５の増幅度
が「１」の場合と同一であり、アナログ／デジタル変換
回路３の入出力であるアナログ信号Ｓａとデジタル信号
Ｓｄとは、二点鎖線１１で示されるように同一レベルに
て対応する。

すなわち、前記デジタル信号Ｓｄへの変換精度は前記ア
ナログ／デジタル変換回路３の分解能のみで定まる。し
たがって高精度な変換を実現するためには高分解能のア
ナログ／デジタル変換回路を採用する必要があり、非常
に製品の製造費が嵩んでしまう、すなわち、安価な製品
では高精度な変換が要求できない。

一方、第６図に示されるように、増幅回路５を介入し、
センサ２からのアナログ信号Ｓａを一旦増幅することに
よって、変換されたデジタル信号Ｓｄは、実線１２で示
されるように、アナログ信号Ｓａに対して細密に対応さ
せることができる。

すなわち、高分解能が実現できる。

けれども、アナログ／デジタル変換回路３には予め変換
限度である基準レベルＶｒｅｆＯが定められているので
、−点鎖線１３で示されるように、変換されたデジタル
信号Ｓｄが前記基準レベルＶｒｅｆｏを超えるレベル範
囲でのアナログ信号Ｓａ、すなわち第７図においてレベ
ル７１以上のアナログ信号Ｓａは前記アナログ／デジタ
ル変換回路３のオーバフローのため変換することができ
ない、したがって、限られたアナログ信号Ｓａのレベル
範囲内にて高精度のデジタル変換が実現できるけれども
、変換不能範囲が生じ、広レベル範囲に亘るアナログ信
号Ｓａの変換を要求する製品では活用することができな
い。

したがって、本発明の目的は、簡素な構成によって、広
レベル範囲に亘るアナログ信号のデジタル信号への変換
精度を格段に向上することができるアナログ／デジタル
変換装置を提供することにある。

課題を解決するための手段 本発明は、入力されるアナログ信号を、切換信号の状態
に基づいて個別の増幅度で増幅する増幅手段と、 前記増幅手段からのアナログ信号をデジタル信号に変換
するアナログ／デジタル変換手段と、前記アナログ／デ
ジタル変換手段からのデジタル信号を読込み、前記切換
信号の状態に応じて演算処理を実行するとともに、前記
デジタル信号が所定の範囲からはずれたとき、前記切換
信号の状態を切換えて増幅手段へ出力する制御手段とを
含むことを特徴とするアナログ／デジタル変換装置であ
る。

作　　用 本発明に従えば、デジタル信号に変換されるべき入力さ
れるアナログ信号は増幅手段を経た後、アナログ／デジ
タル変換手段にてデジタル信号に変換され、制御手段へ
読込まれる。前記増幅手段は、制御手段から切換えて出
力される切換信号の状態に基づいて、個別の増幅度で前
記アナログ信号を増幅して出力する。また前記制御手段
は、読込まれたデジタル信号を切換信号の状態に応じて
演算処理するとともに、前記デジタル信号が所定の範囲
からはずれたとき、前記切換信号の状態を切換えて増幅
手段へ出力する。

したがって、入力されるアナログ信号の区分される複数
のレベル範囲毎に、対応する増幅度に応じた高精度なア
ナログ／デジタル変換を実現することができる。

実施例 第１図は、本発明の一実施例であるアナログ／デジタル
変換装置１０の簡略化した構成を示すブロック図である
。第１図においては、アナログ／デジタル変換装置１０
はアナログセンサ１１からのアナログ信号である検出信
号を高精度でデジタル信号に変換し、たとえばマイクロ
コンピュータなどから成る処理回路１２へ読込む。なお
、変換されるべきアナログ信号がセンサ１１からの検出
信号であることは本実施例において制限されることでは
なく、いずれのアナログ信号であってもよい 本実施例においては、アナログ／デジタル変換装置１０
は、デジタル変換すべきアナログ信号を予め定める切換
信号Ｐのレベルに応じた増幅度で増幅するアナログ増幅
器２８１３と、前記アナログ増幅回路１３からのアナロ
グ信号をデジタル信号に変換するアナログ／デジタル変
換回路１４と、さらに前記変換されたデジタル信号を読
取って演算処理を実行するとともに、前記読取ったデジ
タル信号のレベル経過に基づいて前記アナログ増幅回路
１３へ与える切換信号Ｐのレベルを切換えて出力する処
理回路１２とを含んで構成される。

アナログ増幅回路１３は、たとえば縦続する２個の正相
増幅器１５．１６と、前記正相増幅器１５．１６に亘っ
て接続される抵抗Ｒ１，Ｒ２と、さらに予め定める補正
電圧を後述する切換信号Ｐに応答して切換える切換スイ
ッチ１７とを含んでいる。前段の正相増幅器１５の負入
力端子は、負帰還用の抵抗Ｒ１を介して出力端子へ接続
されるとともに、後段の正相増幅器１６の負入力端子へ
接続される。さらに、前記後段の正相増幅器１６におけ
る負帰還用の抵抗Ｒ２を介して前記正相増幅器１６の出
力端子へ接続される。前記後段の正相増幅器１６の正入
力端子には切換スイッチ１７の共通接点１７ａが接続さ
れ、前記処理回路１２からの切換信号Ｐのレベルに応答
して、一方の個別接点１７ｄへ導出される第１補正電圧
と他方の個別接点１７ｃへ導出される第２補正電圧とが
切換えて与えられる。すなわち、本実施例においては切
換信号Ｐのハイレベル／ローレベルに対応して第１補正
電圧／第２補正電圧が切換えられる。

第１図においては、第１補正電圧は接地電位ＶｓＳであ
り、第２補正電圧は定電圧Ｖｏｆｆである。

前記構成から成るアナログ増幅回路１３において、前段
の正相増幅器１５の正入力端子へ入力されるアナログ入
力信号Ｖｉｎと、後段の正相増幅器１６の出力端子から
出力されるアナログ出力信号Ｖｏｕｔとは、切換えられ
る補正電圧に応答して、 （第１補正電圧を選択） （第２補正電圧を選択） の関係を満足する。こうして、アナログ増幅回路１３は
切換信号Ｐのレベルに基づいて、対応する個別の増幅度
で、たとえばセンサ１１からのアナログ信号を増幅する
。

前記増幅されたアナログ信号はアナログ／デジタル変換
回路１４を介してデジタル信号へ変換される。前記アナ
ログ／デジタル変換回路１４は、たとえばデジタルマル
チメータに用いられている積分形、分解能をｎビットと
する場合に２１個の比較器を使い入力電圧に最も近いデ
ジタルコードヘー気に変換する全並列形、さらに基準と
なるデジタル／アナログ変換器の出力電圧が入力信号に
最も近くなるように、デジタルコードを２分探索法によ
って求める逐次比較形などのいずれであってもよい。

前記アナログ／デジタル変換回１１４において変換され
たデジタル信号Ｄｏｕｔは、処理回路１２１＼与えられ
、内蔵される演算処理回路１８へ読込まれる。演算処理
回路１８では、予め定める閾値レベルｖｔｈなどに対す
る前記読込まれたデジタル信号Ｄ　ｏ　ｕ　ｔのレベル
経過を判断し、前記アナログ増幅回路１３の切換スイッ
チ１７へ出力する切換信号Ｐのレベルを切換える。前記
閾値レベルｖｔｈなどは前記演算処理回路１８に関連し
て設けられるリードオンリメモリ１９などにストアさせ
ておく。演算処理回ｉ？８１８では、前記デジタル信号
Ｄｏｕｔのレベルに基づく切換信号Ｐのレベル切換えと
ともに、前記読込んだデジタル信号Ｄｏｕｔから前記切
換信号Ｐのレベルに個別に対応する補正演算を行い、前
記アナログ増幅回路１３へ入力されたアナログ入力信号
Ｖｉｎに個別に対応するデジタルデータＶ＾０を算出し
、以後内部回路へ転送し、前記デジタルデータ■＾Ｄに
基づく演算処理を実行する。

以下、第２図および第３図を９四してアナログ／デジタ
ル変換装置１０の処理動作を詳細に説明する。

第２図はアナログ増幅回路１３の入出力関係を示す図で
ある。第２図（１）はセンサ１１から入力されるアナロ
グ入力信号Ｖｉｎと増幅して出力されるアナログ出力信
号Ｖｏｕｔとの関係を示し、第２１２Ｉ（２）は切換え
られる切換信号Ｐのレベルを示している。

本実施例では、まず初期設定時においては、前記切ｔａ
信号Ｐは「１」　（ハイレベル）に設定され、切換スイ
ッチ１７は第１補正電圧、すなわち接地電圧Ｖｓｓに設
定しておく、シたがって入力されるアナログ入力信号Ｖ
ｉｎに対しては第１式に基づき、アナログ出力信号Ｖ　
ｏ　ｕ　ｔは第２図の実線１５で示されるように増幅さ
れる。前記アナログ出力信号Ｖｏｕｔはアナログ／デジ
タル変換回路１４にてデジタル信号Ｄｏｕｔに変換され
た後、演算処理回路１８に読込まれ、補正演算すること
なく演算用のデジタルデータＶＡＤに置換され、直接に
演算処理される。

本実施例では、 ２ Ｖｒｅｆ　　＞Ｖｔｈ　　＞−Ｖｏｆｆ　　　　　　　
　　＝１３）１ の関係を満足する閾値レベルｖｔｈが予め設定される。

入力されるアナログ入力信号Ｖｉｎが切換レベルＶ２以
上となり、前記実線１５に沿って増幅変換されて演算処
理回路１８へ読込まれたデジタル信号Ｄｏｕ　ｔが前記
閾値レベルｖｔｈを超えると、前記切換信号Ｐのレベル
は「０」　（ローレベル）へ切換えられる。すなわち前
記切換スイッチ１７が切換えられ、第２補正電圧Ｖｏｆ
ｆへ設定される。

したがって、前記切換レベルＶ２を超えるアナログ入力
信号Ｖｉｎは、第２式に従って第２図の実線１６に沿っ
て増幅される。すなわち第１式に示される増幅度に対し
てレベル（Ｒ２／Ｒ１）Ｖｏｆｆだけ減算して増幅する
ので、増幅に拘らずアナログ出力信号Ｖｏｕｔはアナロ
グ／デジタル変換回路１４の動作電圧の上限である基準
電圧■ｒｅｆ以下に納まり、オーバフローすることはな
い、前記実線ｐ６に沿うアナログ出力信号Ｖｏｕｔはア
ナログ／デジタル変換回路１４によってアナログ信号Ｄ
ｏｕｔに変換された後、演算処理回路１８へ読込まれる
。演算処理回路１８では、前記減算レベル（Ｒ２／Ｒ１
）Ｖｏｆｆに対応するデジタル量Ｄｏｆｆを、取込んだ
デジタル信号Ｄｏｕｔに加算補正し、前記入力されたア
ナログ入力信号Ｖｉｎに対応するデジタルデータＶＡＤ
として以後の演算処理を実行する。すなわち、前記アナ
ログ増幅回路１３にてアナログ信号Ｖｏｕｔを基準電圧
Ｖｒｅｆ以下に納めるために減算したデータ蓋を、演算
処理回路１８にて加算補正することによってアナログ入
力信号Ｖｉｎと演算されるデジタルデータ■＾Ｄとの個
別対応を図る。

したがって、総括すると、アナログ入力信号Ｖｉｎが ０≦Ｖｉ　ｎ　＜　Ｖ２　　　　　　　　　　−　（４
）のレベル範囲では、切換スイッチ１７は第１補正電圧
に設定され、第１式に従って増幅されアナログ出力信’
；４Ｖｏｕｔは出力される。前記アナログ出力信号Ｖ　
Ｏ１１ｔはデジタル信号Ｄｏｕ　ｔに変換された後、補
正されずに演算用のデジタルデータＶＡＤに置換され、
前記デジタルデータＶＡＤ信号に基づいて演算処理が実
行される。一方、アナログ入力信号Ｖ　ｉ　ｎが、 ｖ２≦Ｖｉｎ　＜　Ｖｒｅｆ　　　　　　　　　・（５
）のレベル範囲では、切換スイッチ１７は第２補正電圧
Ｖｏｆｆに設定され、第２式に従って増幅されアナログ
出力信号Ｖ　ｏ　ｕ　ｔは出力される。前記アナログ出
力信号Ｖｏｕｔはデジタル信号Ｄｏｕｔに変換された後
、減算レベル（Ｒ２／’　Ｒｉ　）　Ｖｏｆｆのデジタ
ル量Ｄｏｆｆが加算補正されて演算用のデジタルデータ
ＶＡＤが算出され、前記デジタルデータ■＾Ｄに基づい
て演算処理が実行される。

第２図にはまた、アナログ増幅回路１３の増幅度が「１
」である場合の入出力関係が破線１７によって示されて
いる。第２図の実線１５１６および破線１７から理解さ
れるように、複数のレベル範囲に区分されるアナログ入
力信号Ｖｉｎ毎に大きな増幅度で増幅した後にデジタル
信号Ｄｏｕｔに変換されるので、各アナログ入力信号Ｖ
ｉｎに対して細密な変換が可能、すなわち高分解能が実
現できる。

また従来のようにアナログ人力１ス号Ｖｉｎの全レベル
範囲にわたって同一の増幅度で増幅した後にデジタル変
換するのではなく、前記アナログ入力信号Ｖｉｎをレベ
ル範囲毎に区分けし、対応する補正演算処理を実行して
デジタルデータＶＡＤを生成するので、オーバフローに
よるアナログ入力信号Ｖｉｎの変換不可能範囲を非常に
侠くすることができる。すなわち単なる増幅回路のみの
構成では、第２図において前記切換レベルＶ２をやや超
えるアナログ入力信号Ｖｉｎでオーバフローが生じてし
まうけれども、本実施例によれば、前記切換レベルＶ２
よりも充分大きく、前記基準電圧Ｖｒｅｆに近いレベル
７３以上でなければオーバフローは生じない、したがっ
て簡素な構成によって塩レベル範囲に亘るアナログ入力
信号Ｖｉｎに対して高分解能を有するアナログ／デジタ
ル変換装置を実現することができる。

なお、第２図、第１式および第２式を参照すると前記基
準電圧Ｖｒｅｆ、閾値レベルｖｔｈさらに前記減算レベ
ル（Ｒ２／Ｒ１）　Ｖｏ　ｆ　ｆをほぼ同一に設定した
場合、前記オーバフローが生じるレベルＶ３が基準電圧
Ｖｒｅｆとほぼ一致する。

すなわち前記切換レベルＶ２は基準電圧Ｖ　ｒ　ｅ　ｆ
の約１．′２となり、基準電圧Ｖｒｅｆまでの全レベル
範囲に亘るアナログ入力信号Ｖｉｎにおいてオーバフロ
ーが生じることなく倍精度て―アナログ／デジタル変換
を実行することが可能となる。けれども、前記場合にお
いては、前記切換レベル■２の前後にわたって急速に変
化するアナログ入力信号Ｖｉｎが入力されると、前記演
算処理回路１８における切換信号Ｐの切換判断が追い付
かず、その結果、基準電圧Ｖｒｅｆ以上もしくはＯ以下
のオーバフローが発生する危険性がある。したがって、
妨記切換処理の判断などに余裕を持たせるために、前記
各レベル間に第３式の関係を満足させ、第２図に示され
るようにマージンｍｌ　　ｍ２を持たせている。

第３図は本実施例のアナログ／デジタル変換処理を説明
するためのフローチャートであり、演算処理回路１８に
おいて実行されている。

まず初期設定時において、前記切換信号Ｐのレベルは「
１」に設定され、ステップｓ１にてアナログ／デジタル
変換回路１４にて変換されたデジタル信号Ｄ　ｏ　ｕ　
ｔを演算処理回路１８へ読込む。

ステップｓ２では、前記読込んだデジタル信号Ｖｏｕｔ
が閾値レベルｖｔｈを超えているか否かが判断される。

すなわち、所定の範囲を成す前記閾値レベルｖｔｈに対
するデジタル信号Ｄｏｕｔのレベル経過を判断する。前
記判断が否定であるならば、処理はステップｓ３へ進み
、前記切換信号Ｐが「０」であるか否がが判断される。

前記判断が否定であるならば、第１補正電圧である接地
電位ＶＳＳへ切換スイッチ１７は設定されているので、
アナログ増幅回路１３からのアナログ出力信号Ｖ　Ｏｕ
　ｔは第２図の実線１５に沿って増幅して出力される。

したがって、演算処理回路１８では、ステップｓ３から
ステップｓ４へ進み、前記読込まれたデジタル信号Ｄｏ
ｕｔを加算補正することなく、センサ１１から入力され
たアナログ入力信号Ｖｉｎに対応するデジタルデータＶ
へりとし、ステップＳ５にて前記デジタルデータ■＾Ｄ
に基づいて演算処理を実行する。

一方前記ステップｓ３での判断が肯定であるならば、第
２図の実線１６に沿ってアナログ出力信号Ｖｏｕｔは増
幅して出力されているものと判断し、処理はステップｓ
６へ進み、前記読込まれたデジタル信号Ｄ　ｏ　ｕ　＋
−が閾値レベルＶｔｈ−（Ｒ２／Ｒ１）Ｖｏｆｆ未満で
あるか否かが判断される。すなわち、所定の範囲を成ず
前記閾値レベルＶ　ｔ　ｈ　　＜　Ｒ２／′Ｒ１，）　
Ｖ　ｏ　ｆ　ｆに対するデジタル信号Ｄｏｕｔのレベル
経過を判断する。前記判断が否定であるならば、センサ
１１から入力されているアナログ入力信号Ｖｉｎは切換
レベルｖ２以上であると判断し、処理はステップｓ７へ
進む。

ステップＳ７では、読込まれたデジタル信号ＤＯｕｔへ
、前記アナログ増幅回路１３にて減算していた＄、′Ｉ
Ｋレベル（Ｒ２／Ｒ１）Ｖｏｆｆに相当するデジタル量
Ｄｏｆｆを加算補正して、センサ１１から入力されたア
ナログ信号Ｖｉｎに対応するデジタルデータＶへりとし
て算出し、ステップｓ５にて前記デジタルデータ■＾Ｄ
によって演算処理を実行する。

また前記ステップｓ６における判断が肯定であるならば
、アナログ出力信号Ｖｏｕｔは第２図の実線１６に続く
破！！ｐ８に沿って増幅して出力されていると判断でき
る。すなわちデジタル信号Ｄｏｕｔは下方側マージンｍ
２内に存在するものと′＃’ｌ　ＵＩＬ、処理はステッ
プｓ８へ進み、前記切換信号Ｐを「１」に設定し、ステ
ップｓ７にて、前記読込まれたデジタル信号Ｄｏｕｔに
加算演算を実行したデジタルデータ■＾Ｄを算出し、以
後演算処理を実行する。その後読込まれたアナログ入力
信号Ｖｉｎは、実線１５に沿って増幅して出力される。

また前記ステップＳ２における判断が肯定であるならば
、処理はステップＳ９へ進み、切換信号Ｐが「０」であ
るか否かが判断される。前記判断が肯定であるならば、
変換されたデジタル信号Ｄ０１」ｔは実線１６に沿う上
方側マージンｍ１内に存在しているものと判断し、処理
はステップＳ７へ進み、前述と同様にデジタル１Ｄｏｆ
ｆの加算補正によってデジタルデータ■＾Ｄを算出し、
前記データ■へ〇に基づいてステップＳ５にて演算処理
を実行する。

また前記ステップＳ９における判断が否定であるならば
、前記デジタル信号Ｄｏｕｔは実線１５に続く破線１つ
に沿って上方側マージンｍ１内に存在するものと判断し
、処理はステップｓＬＯへ進み、前記切換信号Ｐのレベ
ルを「０」に設定する。前記設定とともに、ステップＳ
１において予め読込まれていたデジタル信号Ｄｏｕｔを
ステップｓ４にて加算補正することなく演算用のデジタ
ルデータＶＡＤとし、ステップＳ５にて前記デジタルデ
ータ■＾Ｄに基づいて演算処理を実行する。以後入力さ
れたアナログ入力信号Ｖｉｎに対しては実線１！６に沿
って増幅して出力される。

上述の実施例においては、センサ１１から入力されるア
ナログ入力信号Ｖｉｎを２レベル範囲に区分し、前記レ
ベル範囲毎に補正電圧を切換えることによってアナログ
増幅回路３の増幅度が個別に切換わるように構成されて
いる。前記アナログ入力信号Ｖｉｎの区分されるべきレ
ベル範囲数はより多く区分されてもよい。すなわち第４
図（１）に示されるように、前記アナログ増幅器＆８１
３の抵抗Ｒ１，Ｒ２を適当に設定し、アナログ入力信号
Ｖｉｎを３レベル範囲に区分し、３種類の補正電圧を第
４図（２）に示される切換信号Ｐのレベルに応じて切換
えるように構成することで、さらに高精度なアナログ／
デジタル変換装置を実現することができる。

またより高精度な変換を実現するためには、第１図のア
ナログ増幅回路１３の構成において、正相増幅器や抵抗
などの接続の多少の変更があってもよい。

また、本実施例に類似する構成として、第６図に示され
るアナログ／デジタル変換装置６の構成においてさらに
センサ２からアナログ／デジタル変換回ｉ１３３へ直接
入力されるラインを接続し、増幅回路５を活用した際に
オーバフローとなるレベルＶ１（第７図参照）以上のア
ナログ信号Ｓａにおいては、追加したラインによってア
ナログ／デジタル変換処理を実行する構成もまた考えら
れる。

前記構成によってオーバフローを回避し、さらに前記レ
ベル■１までのレベル範囲にわたって高精度な分解能を
実現できるけれども４センサ２からアナログ／デジタル
変換回路３への入力のために必要なチャネルが２チヤネ
ルとなり、アナログ７／デジタル変換回路３に必要なチ
ャンネル数が増加してしまう。前記観点においても、本
実施例においてはセンサからの信号を処理するアナログ
／デジタル変換回路のチャネル数は１チヤネルで済み、
構成を複雑化することはない。

本実施例においては、切換えられる切換信号Ｐの状態と
して、レベルに関連して説明して１旭るけれども、この
他にデユーティ比が切換わる構成であってもよい。

したがって本実施例によれば、アナログ増幅回路の簡素
な構成を設け、デジタル変換されたデジタル信号の所定
の範囲に対するレベル経過に基づいて前記アナログ増幅
回路の増幅度を切換え、さらに前記増幅度の切換えに応
じて前記変換して読込まれたデジタル信号を補正するこ
とによって広レベル範囲のアナログ入力信号に対して高
分解能なアナログ／デジタル変換処理が実現できる。

発明の効果 本発明によれば、簡素な構成を設けることのみによって
、広レベル範囲のアナログ信号に対して高分解能でアナ
ログ／デジタル変換処理を実行することができる。すな
わち、デジタル変換精度が格段に向上する。また、高分
解能に拘らず、１人力のアナログ信号の変換に必要なア
ナログ／デジタル変換手段のチャネル数分増加させるこ
とはない

【図面の簡単な説明】

第１図は本発明の一実施例であるアナログ／デジタル変
換回路１０の簡略化した構成を示すブロック図、第２（
２Ｉはアナログ増幅回路１３の入出力関係を示す図、第
３［Ａは本実施例のアナログ／デジタル変換処理を説明
するためのフローチャート、第４図は池の実施例である
アナログ／デジタｌし変＋ａ装置の精度を説明するため
の図、第５図は従来例であるアナログ、／デジタル変換
装置１の簡略化した構成を示すブロック図、第６図は他
の従来例であるアナログ、／デジタル変換装置６の簡略
化したｌＩＤ１を示すブロック図４第７図は従来のアナ
ログ７７′デジタル変喚装Ｎ１，６におけるセンサ２か
らのアナログ信号Ｓａとアナログ／デジタｌし変換回路
３からのデジタル信号Ｓｄとの関係を示す図である。 １０　アナログ５・′デジタル変換装置、１１　・アナ
ログセンサ、１２・・処理回路、１３・・アナログ増幅
回路、１４・・アナログ／デジタル変換回路、１７・・
・切換スイッチ、１８・・・演算処理回路、１９・・リ
ードオンリメモリ、Ｖｉｎ・・アナログ入力信号、Ｖｏ
ｕｔ・−アナログ出力信号、■へ〇・・デジタルデータ
、Ｄｏｕｔ・デジタル信号、Ｖｒｅ　ｆ・基準電圧、ｖ
ｔｈ　・閾値レベル、Ｖｏｆｆ・・補正電圧、Ｒ１，Ｒ
２・抵抗

Claims (1)

【特許請求の範囲】
1. 入力されるアナログ信号を、切換信号の状態に基づいて
   個別の増幅度で増幅する増幅手段と、前記増幅手段から
   のアナログ信号をデジタル信号に変換するアナログ／デ
   ジタル変換手段と、前記アナログ／デジタル変換手段か
   らのデジタル信号を読込み、前記切換信号の状態に応じ
   て演算処理を実行するとともに、前記デジタル信号が所
   定の範囲からはずれたとき、前記切換信号の状態を切換
   えて増幅手段へ出力する制御手段とを含むことを特徴と
   するアナログ／デジタル変換装置。