JPH03228143A - エミュレーションテスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　要） マイクロプロセッサにより制御されて動作するプリント
基板ユニットのエミュレーションテスタの接続方式に関
し、 プリント基板ユニットに用いるＭＰＵを表面実装部品へ
移行することが可能であり、プリント基板ユニットの信
頼性、小型化、低コスト化の面で有利となるエミュレー
ションテスタの接続方式を徒供することを目的とし、 プリント基板ユニットのエミュレーションテストを行う
ためのエミュレーションテスタの接続方式において、エ
ミュレーションテストに必要な信号線の少な（とも一部
を、前記プリント基板ユニットに設けられた初期起動記
憶装置用のソケットに接続することによって得るととも
に、前記初期起動記憶装置のリセットベクタの格納され
ているアドレスを指定するアドレス信号が入力されたと
きに、エミュレーションテストのために設けられた記憶
装置内のリセットベクタが読み出されるようにしてなる
ことを特徴とする。

〔産業上の利用分野〕

本発明は、マイクロプロセッサにより制御されて動作す
るプリント基板ユニットのエミュレーションテスタの接
続方式に間する。

近年において、マイクロプロセッサ（ＭＰｔＪ）は目覚
ましく普及しその使用量が膨大なものとなり、これにと
もなって周辺素子の使用量も増加する一方である。その
ため、周辺素子のＬＳＩ化が進行し、さらに表面実装技
術（ＳＭＴ）の導入によって、ＭＰＩＪ及び周辺素子が
表面実装部品（ＳＭＤ）へ移行している。

このような状況は、プリント基板ユニットのエミュレー
ションテストを行うための信号線の接続箇所を確保する
という意味からは厳しいものである。この厳しい状況の
中で、プリントａ板ユニットのＭＰＵをエミュレートす
るテストプログラム及びそれを動作可能とするためのハ
ードウェアが要求されており、そのため、汎用性が高く
且つ低コストのエミュレーションテスタの接続方式が望
まれている。

〔従来の技術〕

従来より、ＭＰＵ又はその周辺素子などを実装したプリ
ント基板ユニットの動作確認、及びハードとソフト両方
のデバッグのために、エミュレーションテスタ（以下「
テスタ」という）を用いたエミュレーションテスト（以
下「エミュレーション」という）が実施されている。

従来においては、エミュレーションを行うに当たり、プ
リント基板ユニットに実装されているＭＰＵチップを取
り外し、取り外した後のソケット（ＩＣソケット）にテ
スタのコネクタを接続し、このコネクタからエミュレー
ションに必要な信号の全部又は一部の入出力を行ってい
た。

また、プリント基板ユニットとテスタとを接続するため
に、プリント基板ユニットにエミュレーション専用のイ
ンタフェース又はコネクタを設けることも行われている
。

〔発明が解決しようとする課題〕

一般に、ＩＣソケットを省略してＬＳＩチップなどの部
品をプリント基板に直接に半田付けする方が、信頼性、
小型化、低コスト化のいずれの面からも好ましい。

ところが、従来のようにＭＰＵのソケットを利用してテ
スタを接続する方式では、ＭＰＵのソケットを省略する
ことができず、そのため、プリント基板ユニットの信頼
性、小型化、低コスト化の全ての面で不利であった。

また上述したように、ＭＰＵのカスタムＬＳＩ化にとも
なってＭＰＵの表面実装部品への移行が進行しているが
、そのような表面実装部品を用いることができないとい
う問題もあった。

また、プリント基板ユニットにエミュレーション専用の
インタフェースなどを設けることは、小型化及び低コス
ト化などの面で不利であり、特に多極の専用コネクタの
存在は小型化のための大きなネックとなっていた。

本発明は、上述の問題に鑑み、プリント基板ユニットに
用いるＭＰＵを表面実装部品へ移行することが可能であ
り、プリント基板ユニットの信頼性、小型化、低コスト
化の面で有利となるエミュレーションテスタの接続方式
を提供することを目的としている。

〔課題を解決するための手段〕

本発明に係る方式は、上述の課題を解決するため、第１
図及び第２図に示すように、プリント基板ユニン）４．
４ａのエミュレーションテストを行うためのエミュレー
ションテスタ１，１ａの接続方式において、エミュレー
ションテストに必要な信号線の少なくとも一部を、前記
プリント基板ユニット４，４ａに設けられた初期起動記
憶装置１１．１１ａ用のソケット１２，１２ａに接続す
ることによって得るとともに、前記初期起動記憶装置１
１．ｌｌａのりセットベクタの格納されているアドレス
を指定するアドレス信号が入力されたときに、エミュレ
ーションテストのために設けられた記憶装置２４．３２
内のリセットベクタが読み出されるようにしてなること
を特徴とする。

〔作　用］ プリント基板ユニソ）４．４ａの初期起動記憶装置１１
．ｌｌａが取り外された後のソケット１２　１２ａから
、エミュレーションテストに必要な信号線の少なくとも
一部が得られる。

プリント基板ユニ７）４．４ａの電源投入時等において
、初期起動記憶装置１１．１１ａのりセットベクタの格
納されているアドレスを指定するアドレス信号が入力さ
れると、そのアドレス信号によってエミュレーションテ
ストのために設けられた記憶装置２４．３２内のリセッ
トベクタが読み出され、これによってエミュレーション
のためのプログラムに処理が委譲される。

〔実施例〕

以下、本発明の実施例を図面を参照しつつ説明する。

第１図は本発明に係るテスタ１の実施例を示すブロック
図である。

第１図において、プリント基板ユニット（以下ｒＤＵＴ
Ｊという）４には、ＭＰＵ１３、ブートＲＯＭＩＩ、そ
の他の素子又は部品が実装されているが、ブートＲＯＭ
ＩＩはテスタ１との接続のためにソケット１２から取り
外されている。

ブートＲＯＭＩＩは、ＤＵＴ４に電源が供給されたとき
にＭＰｔＪ１３が最初に命令の読み出しを行うリセット
ベクタが格納された初期起動用のＲＯＭである。ブーＦ
ＲＯＭＩＩは、ソフトの変更、例えば、バージョンアッ
プ、バグ対策、共通へド機器の多用途化のためのプログ
ラムの入れ換えなどに対応するため、ＤＵＴ４に取り付
けられたソケット１２に差し込むことによって実装され
、その交換が容易に可能である。

テスタ１は、接続装置２及びテスタ本体３からなる。

接続装置２は、コネクタ２１、テスタインタフェース２
２、及びベクタ指定検出部２３からなる。

コネクタ２１は、ソケット１２に差し込まれて接続され
ており、これによって、ＤＵＴ４のアドレスバス、デー
タバス、その他の信号ラインとの接続が行われている。

テスタインタフェース２２は、ＲＯＭ２４及びその他の
素子又は部品を実装し、テスタ本体３との間のインタフ
ェースを行う。

ＲＯＭ２４には、エミュレーションを実行するための最
小限のプログラム、及び、そのプログラムの先頭アドレ
スを指定するためのリセットベクタが格納されている。

ベクタ指定検出部２３は、ブートＲＯＭＩＩのりセント
ベクタの格納されているアドレスを指定するアドレス信
号がコネクタ２１から入力されたときに、そのアドレス
信号を検出してＲＯＭ２４をチップセレクトするための
セレクト信号Ｓ１を出力する。

セレクト信号Ｓ１が出力されると、ＲＯＭ２４内に格納
されたりセットベクタが、同じくコネクタ２１から人力
されるアドレスバスによってアドレス指定されてデータ
バス上に読み出される。

つまり、ベクタ指定検出部２３によって、ＤＬＩＴ４に
おいてＭＰＵ１３が読み込むべきリセットベクタに代え
て、エミュレーションのために準備したＲＯＭ２４のリ
セットベクタを読み込ませるのである。

テスタ本体３は、ＤＵＴ４のエミュレーションを行い、
ＤＵＴ４の各部の動作確認又はハード及びソフトのデバ
ッグなど、必要な処置を実行するためのものであり、Ｄ
ＵＴ４のＭＰＵ１３と同程度以上のＭＰＵを用いた制御
部、補助記憶装置、キーボード、デイスプレィなどから
構成されている。これには例えばパーナルコンピュータ
などが用いられる。

次にテスタｌの作用について説明する。

テスタ１が動作可能な状態において、ＤＵＴ４にｔｔＡ
が供給されると、ＭＰＵ１３がリセットベクタを読み込
むためのアドレスを指定し、そのアドレス信号がコネク
タ２１を介してアドレスマツチング部２３に人力される
。

アドレスマツチング部２３は、そのアドレスをデコード
してセレクト信号Ｓｌを出力し、これによってＲＯＭ２
４内に格納されたエミユレーション用のりセットベクタ
が読み出され、これによって次にエミュレーションの実
行を開始するためのプログラムがＲＯＭ２４から読み出
され、以降はＲＯＭ２４内のプログラム及びテスタ本体
３による制御３１１によって、ＤＵＴ４のエミュレーシ
ョンが実行される。

次に、本発明方式を、他の実施例を示す第２図〜第５図
によってさらに詳しく説明する。

第２図は本発明に係る他の実施例のテスタ１ａを示すブ
ロンク図である。

ＤＵＴ４ａに実装されたＭＰＵ１３ａは、例えば型名６
８０９のマイクロプロセッサ−であり、５ｏｏｏｏ〜＄
ＦＦＦＦ　（ｒ＄、は１６進数を示す）の６４にバイト
のアドレス空間を指定可能であるが、電源投入直後にお
いてはリセットベクタを読み込むためにアドレス＄ＦＦ
ＦＥを発生し、このアドレスはＤＵＴ４ａの内部でアド
レス変換されてアドレスバスのアドレス＄　ｌ　ＦＦＦ
Ｅを指定する。

ブートＲＯＭ１１ａは、記憶領域が１２８にバイト（＄
０００００〜＄　Ｉ　ＦＦＦＦ）であり、その中の領域
＄ＩＦＦＦＥ〜＄　ｌ　ＦＦＦＦにリセットベクタが格
納されており、その前の領域にベクタ群が格納されてい
る。なお、ブートＲＯＭ１１ａは４にバイト毎にマツピ
ングされている。

第５図はＭＰＵ　１３　ａとブー１−ＲＯＭ１１ａのア
ドレスの関係の一例を示す図である。

つまり、ＤＵＴ４　ａに電源を供給した時点においては
、ＭＰＵ１３ａはブートＲＯＭ１１ａのアドレス＄ＩＦ
ＯＯＯ〜＄ｌＦＦＦＦの４にバイトがアクセス可能であ
り、最初にアドレス＄ＩＦＦＦＥを指定する。

テスタｌａは、接続装置２ａ及びテスタ本体３からなる
。

接続装置２ａは、コネクタ２１ａ、テスタインタフェー
ス２２ａ、ベクタ指定検出部２３ａ、及び補助入力部２
５からなる。

コネクタ２１ａによって、ＤＬＩＴ４ａのアドレスバス
ＡＤＯ〜ＡＤ１６、データバスＤｏ−Ｄ７、ブートＲＯ
Ｍ１１ａのチップセレクト信号ＣＥ（ロウアクティブ）
、読み出し信号などが接続装置２ａに入力される。

また、補助入力部２５は、先端にクリップが設けられた
信号線であり、クリップをＤＬＩＴ４ａの所定の箇所に
接続することによって、ＤＵＴ４ａが周辺素子に対して
読み書きを指示する読み書き信号Ｒ／Ｗ、データ転送の
ためのクロック信号Ｅ、周辺素子をリセットするための
りセント信号ＲｅＳが入力される。補助入力部２５は、
テスタ１ａの動作に必要であるにも係わらずコネクタ２
１ａからは得られない信号を補うためのものである。

テスタインタフェース２２ａには、ＰＩＡ（ペリフェラ
ルインタフェースアダプタ）３１．ＲＯＭ３２、ＲＡＭ
３３、及びこれらの周辺回路素子が設けられている。

ＰＩＡ３１は、ＤＵＴ４ａ及びテスタ本体３との間でデ
ータやプログラムなどを通信するためのボートである。

ＲＯＭ３２には、上述のＲＯＭ２４と同様に、エミュレ
ーションを実行するための最小限のプログラム、そのプ
ログラムの先頭アドレスを指定するためのリセットベク
タ、ＰＩＡ３１による通信を制御するためのプログラム
などが格納されている。

ＲＡＭ３３は、ＲＯＭ３２に格納されたプログラムを実
行するに当たってのワークエリア又はスタックの役目を
果たす。

これらＲＯＭ３２及びＲＡＭ３３には、ＤＵＴ４ａから
のアドレスバスＡＤＩ〜ｌＯが接続されており、またＰ
ＩＡ３１はアドレスバスをデコードすることによって適
当なアドレス領域に割り当てられているとともに、後述
するようにデコード回路３５からのセレクト信号３１〜
３によって、これらの内の１つのみがセレクトされてア
クセスされるようになっている。

ベクタ指定検出部２３ａには、アドレスマツチング回路
３４、デコード回路３５、タイミング制御回路３６が設
けられている。

第３図はアドレスマツチング回路３４の一例を示す図で
ある。

アドレスマツチング回路３４は、オンオフの設定が可能
な５個のスイッチＳＷｌ〜５、これらスイッチＳＷＩ〜
５によってｒＨ，又は「Ｌ」を取り得るアドレス設定ラ
インＡＣ１２〜１６とＤＵＴ４ａからのアドレス信号Ａ
Ｄ１２〜１６とのそれぞれの排他的論理和を出力する排
他オア素子ＥＯＲＩ〜５、各排他オア素子ＥＯＲ１〜５
からの出力の論理和を出力するオア素子ＯＲ１などから
なっている。

したがって、スイッチＳＷＩ〜５によって設定されたア
ドレス設定ラインＡＣ１２〜１６とアドレス信号ＡＤ１
２〜１６とが完全に一致したときに、ノット素子Ｎ０Ｔ
１からイネーブル信号Ｓ４（ロウアクティブ）が出力さ
れる。

第４図はデコード回路３５の一例を示す図である。

デコード回路３５は、デコード用のＲＯＭ４１、タイミ
ング用のアンド素子ＡＮＤ２．３からなっている。

ＲＯＭ４１は、入力端子ＡＯ〜８に加えられたアドレス
信号ＡＤ８〜１１．ソケット１２ａからのチップセレク
ト信号ＣＥ、及びアドレスマツチング回路３４からのイ
ネーブル信号Ｓ４のそれぞれの状態によって定まるデー
タに応じて、出力端子００〜２からセレクト信号Ｓｌ〜
３を出力する。

その論理は次の通りである。

入力されるデータが５ｏｏｏ〜＄００６のときにはセレ
クト信号Ｓ２が「ＬＪに、同じり＄００７のときにセレ
クト信号Ｓ３が「Ｌ」に、同じく＄００８〜＄００Ｆの
ときにはセレクト信号Ｓ１が「Ｌ」になり、他の場合に
はｒＨＪになる。

セレクト信号Ｓｌ〜３は、それぞれＲＯＭ３２、ＲＡＭ
３３、ＰＩＡ３１に接続されており、それぞれ「Ｌ」の
ときにのみ、それぞれのチンツブをセレクトするように
作用する。

したがって、ＲＯＭ３２、ＲＡＭ３３、ＰＩＡ３１は、
イネーブル信号Ｓ４及びチップセレクト信号ＣＢが共に
ｒＬＪのときにのみセレクトされるともに、アドレス信
号Ａ０８〜１１の状態によって、それらのいずれか１つ
のみがセレクトされる。

タイミング制ｊＢ回路３６は、補助入力部２５から入力
されるＤＵＴ４ａの読み書き信号Ｒ／Ｗ、クロック信号
Ｅ１リセット信号Ｒｅｓに基づいて、種々のタイミング
信号Ｓ５．６を作成する。

次にテスタｌａの作用について説明する。

先に述べたテスタ１と同様に、テスタ１ａが動作可能な
状態において、ＤＵＴ４ａに電源が供給されると、ＭＰ
Ｕ１３ａがリセットベクタを読み込むためのアドレス＄
ＦＦＦＥを発生し、アドレスバスＡＤＯ〜１６にはアド
レス＄　Ｉ　ＦＦＦＢが出力される。

すると、アドレスマツチング回路３４からは、アドレス
信号ＡＤ１２〜１６とアドレス設定ラインＡＣ１２〜１
６とが一致するためにイネーブル信号Ｓ４が出力される
（「Ｌ」となる）。

また、デコード回路３５は、アドレス信号ＡＤ８〜１１
のデータ値が＄Ｆであり、且つイネーブル信号Ｓ４及び
チップセレクト信号ＣＥがともに［ＬＪであるため、セ
レクト信号Ｓｌを出力する。

これによって、テスタインタフェース２２ａにおいては
ＲＯＭ３２がセレクトされ、且つＲＯＭ３２に接続され
たアドレス信号ＡＤＯ−１０によってアドレス＄ＦＦＥ
　（及びこれに続＜＄ＦＦＦ）が指定され、ＲＯＭ３２
に格納されたエミュレーション用のリセットベクタがデ
ータバスＤＯ〜７上に読み出される。

ＲＯＭ３２から読み出されたリセットベクタにより、同
じ＜　ＲＯＭ３２内に格納されたエミュレーションのた
めのプログラムが最初から実行され、テスタ１ａによる
エミュレーションの実行が開始される。

上述の実施例によると、テスタ１．ｌａによるエミュレ
ーションを行うために、ＤＵＴ４．４ａにエミュレーシ
ョン専用のコネクタを設ける必要がないので、ＤＵＴ４
．４ａの小型化及び低コスト化を図ることができる。ま
た、ＤＵＴ４．４ａのＭＰＬ１１３．１３ａを取り外す
必要がないので、そのためのソケットを省略して直接に
半田付けをすることができ、したがって表面実装部品を
採用することができ、ＤＵＴ４．４ａの信頼性、小型化
、低コスト化の面で有利である。また、ＭＰＵ１３．１
３ａを取り付けた状態でエミュレーションを行うことが
できるので、それの全部のテストが可能である。

したがって、テスタ１．ｌａは、ＤＵＴ４，４ａに実装
される種々のＭＰＵ１３．１３ａに対するエミュレーシ
ョンが簡素化された状態で可能となり、その性能の向上
が図られる。

なお、コネクタ２１．２１ａを接続するためにブーＦＲ
ＯＭＩＩ、ｌｌａ用のソケット１２，１２ａを利用して
おり、このソケット１２．１２ａを省略することはでき
ないが、ブーＦＲＯＭＩ１１１ａは、先に述べたような
ソフトの変更に対応するため一般には必ずソケット１２
．１２ａを介して実装されるので、エミュレーションの
ためにソケット１２．１２ａを設けなければならないと
いうことはなく、何ら不利にはならない。

なお、ブートＲＯＭＩＩ、ｌｌａを取り外してエミュレ
ーションを行っているが、取り外したブー）ＲＯＭＩｌ
、ｌｌａをテスタ１．１ａに取り付け、これのエミュレ
ーションも同時に行うことも可能である。但し、エミュ
レーションのためのプログラムが格納された領域につい
てはブー）ＲＯＭＩＩ　　ｌｌａのエミュレーションを
行うことができないから、ＲＯＭ２４．３２にはエミュ
レーション（又は通信）のために必要な最小限のプログ
ラムのみを格納しておくことが好ましい。

上述の実施例において、ブー）ＲＯＭ１１ａに格納され
たリセットベクタは、上述以外のアドレス領域であって
もよい。その領域に応じて、スイッチＳＷＩ〜５を設定
し、又は回路を変更すればよい。アドレス設定ラインＡ
Ｃ１２〜１６の状態を設定するために、スイッチＳＷＩ
〜５以外の手段を用いてもよい。ＲＯＭ４１の内容は上
述した以外に種々変更することが可能である。アドレス
マンチング回路３４、デコード回路３５、テスタインタ
フェース２２ａ、その他の回路の構成は上述した以外に
種々変更することができる。また、ＭＰＵ１３．１３ａ
が発生するアドレスとアドレスバスのアドレスが１対１
で対応する場合には、ベクタ指定検出部２３．２３ａを
省略することが可能である。

上述の実施例において、補助入力部２５の先端のクリッ
プを接続するための端子台をＤＵＴ４゜４８に設けてお
いてもよい、この場合でも、端子台は極めて低コストで
あり且つ場所を取らないので、小型化及び低コスト化に
関して不利にはならない、また、補助入力部２５からの
入力信号の種類を増減することも可能である。例えば、
リセット信号Ｒｅｓは容易に省略するこができる。

上述の実施例において、接続装置２，２ａとテスタ本体
３とは、一体に構成してもよいし別体に構成してもよい
。

［発明の効果］ 本発明に係る接続方式によると、プリント基板ユニット
に用いるＭＰｔＪを表面実装部品へ移行することが可能
となり、しかもエミュレーション専用の大型のコネクタ
を省略することが可能であるため、プリント基板ユニッ
トの信頼性、小型化、低コスト化の面で有利となる。

【図面の簡単な説明】

第１図は本発明に係るテスタの実施例を示すブロック図
、 第２図は本発明に係る他の実施例のテスタを示すブロッ
ク図、 第３図はアドレスマンチング回路の一例を示す図、 第４図はデコード回路の一例を示す図、第５図はＭＰＵ
とブートＲＯＭのアドレスの関係の一例を示す図である
。 図において、 １．１ａはテスタ（エミュレーションテスタ）、４．４
ａはＤＵＴ　（プリント基板ユニット）、１１．１１ａ
はブーＦＲＯＭ　（初期起動記憶装置）、 １２．１２ａはソケット、 ４ ３２はＲＯＭ　（記憶装置） である。 ３０１−

Claims (1)

【特許請求の範囲】
1. （１）プリント基板ユニット（４）（４ａ）のエミュレ
   ーションテストを行うためのエミュレーションテスタ（
   １）（１ａ）の接続方式において、 エミュレーションテストに必要な信号線の少なくとも一
   部を、前記プリント基板ユニット（４）（４ａ）に設け
   られた初期起動記憶装置（１１）（１１ａ）用のソケッ
   ト（１２）（１２ａ）に接続することによって得るとと
   もに、 前記初期起動記憶装置（１１）（１１ａ）のリセットベ
   クタの格納されているアドレスを指定するアドレス信号
   が入力されたときに、エミュレーションテストのために
   設けられた記憶装置（２４）（３２）内のリセットベク
   タが読み出されるようにしてなる ことを特徴とするエミュレーションテスタの接続方式。