JPH03219637A - Method for formation of metal protrusion - Google Patents
Method for formation of metal protrusionInfo
- Publication number
- JPH03219637A JPH03219637A JP2015457A JP1545790A JPH03219637A JP H03219637 A JPH03219637 A JP H03219637A JP 2015457 A JP2015457 A JP 2015457A JP 1545790 A JP1545790 A JP 1545790A JP H03219637 A JPH03219637 A JP H03219637A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- insulating substrate
- forming
- metal protrusions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000003746 surface roughness Effects 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 239000010931 gold Substances 0.000 abstract description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 4
- 238000009713 electroplating Methods 0.000 abstract description 3
- 239000003082 abrasive agent Substances 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、半導体素子の実装方式の一つである転写バ
ンプ方式に用いられる金属突起の形成方法に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for forming metal protrusions used in a transfer bump method, which is one of the mounting methods for semiconductor elements.
［従来の技術］
従来の技術を第４図に基づいて説明する。第４図は従来
の金属突起の形成方法を説明するための概念図である。[Prior Art] A conventional technology will be explained based on FIG. 4. FIG. 4 is a conceptual diagram for explaining a conventional method of forming metal protrusions.
第４図に示すように、絶縁基板７上には、導電膜である
ＩＴＯ（インジウム・ティン・オキサイド）膜８が、真
空蒸着法、電子ビーム蒸着法またはスパッタ蒸着法等に
より形成される。As shown in FIG. 4, an ITO (indium tin oxide) film 8, which is a conductive film, is formed on the insulating substrate 7 by vacuum evaporation, electron beam evaporation, sputter evaporation, or the like.
なお後に形成される金属突起９を均一なものとするため
、１ＴＯ１ｉ８の膜厚を制御するごとにより、そのシー
ト抵抗は５Ω／口さされる。In order to make the metal protrusions 9 formed later uniform, each time the film thickness of 1TO1i8 is controlled, its sheet resistance is increased to 5Ω/min.
また絶縁基板７には、表面粗さ１ｏｏｏÅ以下のセラミ
ックおよびガラス等が用いられる。The insulating substrate 7 is made of ceramic, glass, or the like with a surface roughness of 100 Å or less.
次にスパッタ薫着法、電子ビーム蒸着法、イオンブレー
ティング法またはＣＶＤ法により、ＩＴＯ膜８上の全面
に絶縁膜１０が、形成される。そしてこの表面にフォト
レジスト（図示せず）を塗布し、このフォトレジストを
エツチングマスクとして、絶縁膜１０がエツチングされ
、金属突起９を形成するための開口部１１が形成される
。Next, an insulating film 10 is formed on the entire surface of the ITO film 8 by a sputter deposition method, an electron beam evaporation method, an ion blating method, or a CVD method. Then, a photoresist (not shown) is applied to this surface, and using this photoresist as an etching mask, the insulating film 10 is etched to form an opening 11 for forming the metal protrusion 9.
なおこの開口部１１の形成位置は、半導体装置の電極（
図示せず）の位置に対応しており、またその大きさは、
５μｍ口〜２０ｐｍ口のものである。Note that the formation position of this opening 11 is determined by the electrode (
(not shown), and its size is
It has a diameter of 5 μm to 20 pm.
なお絶縁１１＊ｌｏには、一般に半導体プロセスに用い
られる絶縁膜である５ｉＯ１５ｉｓＮｎまたは有機膜で
あるポリイミド膜が用いられ、これら各膜の膜厚は約３
０００〜１ｏｏｏｏ人である。Note that for the insulation 11*lo, 5iO15isNn, which is an insulating film generally used in semiconductor processes, or a polyimide film, which is an organic film, is used, and the film thickness of each of these films is approximately 3
There are 000-100 people.
また絶縁膜ｌＯに開口部１１を形成する際に、行われる
エツチングには、ウェットエツチングまたはトライエツ
チングが用いられる。ウェットエンチングにより、絶縁
膜１０に開口部１１を形成する際、絶縁膜１０がＳｉＯ
ｘである場合は、フッ酸（肛）によって行い、また絶縁
膜１０がＳｉ、Ｎ。Further, wet etching or trial etching is used for etching when forming the opening 11 in the insulating film IO. When forming the opening 11 in the insulating film 10 by wet etching, the insulating film 10 is SiO
In the case of x, hydrofluoric acid is used, and the insulating film 10 is made of Si or N.
である場合は、熱リン酸によって行う。またドライエツ
チングにより、絶縁１］’Ｈｏに開口部１１を形成する
際、ＣＦ４と０２またはＮ２の混合ガスを用いて反応性
スパッタエツチングを行う。If so, use hot phosphoric acid. Further, when forming the opening 11 in the insulation 1'Ho by dry etching, reactive sputter etching is performed using a mixed gas of CF4 and 02 or N2.
次にこのようにして絶縁膜ＩＯに形成した開口部内のＩ
ＴＯ膜８上に金（Ａｕ）の電解メツキを施すことにより
、金属突起１１を形成する。Next, I in the opening formed in the insulating film IO in this way
Metal protrusions 11 are formed on the TO film 8 by electrolytically plating gold (Au).
そして最後にフィルムキャリア、インナーリードおよび
ボンディングツールを用いて、開口部１１内に形成した
金属突起９と、フィルムキャリアのインナーリードとを
位置合わせし、温度的２８０℃〜３２０℃に加熱したボ
ンディングツールにより、上部から加圧することによっ
て、金属突起９をインナーリードに転写、接合し、金属
突起付のフィルムキャリアを得ていた。Finally, using a film carrier, an inner lead, and a bonding tool, the metal protrusion 9 formed in the opening 11 and the inner lead of the film carrier are aligned, and the bonding tool is heated to a temperature of 280°C to 320°C. By applying pressure from above, the metal protrusions 9 were transferred and bonded to the inner leads, thereby obtaining a film carrier with metal protrusions.
（発明が解決しようとする課題〕
しかしながら、このような従来の金属突起の形成方法に
は、以下に示す問題点がある。(Problems to be Solved by the Invention) However, such conventional methods for forming metal protrusions have the following problems.
絶縁基板７上に導電膜であるＩＴＯ膜８が真空蒸着法、
電子ビーム蒸着法またはスパッタ蒸着法によって形成さ
れるが、このような方法で形成されたＩＴＯ膜８の表面
には、活性化エネルギーの最も高い結晶方位面（１００
）面のものが最も形成されやすい。An ITO film 8 which is a conductive film is deposited on an insulating substrate 7 by a vacuum evaporation method.
The ITO film 8 is formed by an electron beam evaporation method or a sputter evaporation method, and the surface of the ITO film 8 formed by such a method has a crystal orientation plane (100
) planes are most likely to form.
一方、金の電解メツキ法によって形成される金属突起９
は、六方晶構造を有するため、活性化エネルギーが最も
低い表面、すなわち表面の結晶方位面が（１１１）面の
ものに形成されやすい。On the other hand, metal protrusions 9 formed by gold electrolytic plating method
Because it has a hexagonal crystal structure, it is likely to be formed on the surface with the lowest activation energy, that is, the crystal orientation plane of the surface is the (111) plane.
このように、金の電解メツキにより形成される金属突起
９は、結晶方位面がＮ ｌ １）面である表面に形成さ
れやすいのに対して、この金属突起９を形成すべきＩＴ
Ｏ膜８の表面の結晶方位面は（１００）面であるため、
極めてメツキされにくいという問題があった。As described above, the metal protrusions 9 formed by gold electrolytic plating are likely to be formed on a surface whose crystal orientation plane is the N l 1) plane, whereas the IT
Since the crystal orientation plane of the surface of the O film 8 is the (100) plane,
There was a problem that it was extremely difficult to be plated.
第５図は従来の金属突起の形成方法により形成される金
属突起の説明図である。FIG. 5 is an explanatory diagram of a metal protrusion formed by a conventional metal protrusion forming method.
第５図に示すように、メツキの核１２となるものが形成
されやすい活性な部分が、ＩＴＯ膜８上には、極めて少
ないため、逆に一度ＩＴＯ膜Ｂ上にメツキの核１２が形
成されると、メツキはこの核１２のみを中心に成長しは
じめ、開口部ｌｌ内に均一なメツキを行うことができな
い。その結果、形成される金属突起１３の形状が非常に
歪なものとなるという問題があった。As shown in FIG. 5, there are very few active parts on the ITO film 8 where the plating nuclei 12 are likely to be formed, so that once the plating nuclei 12 are formed on the ITO film B. Then, the plating begins to grow only around this core 12, making it impossible to perform uniform plating within the opening ll. As a result, there was a problem in that the shape of the metal protrusion 13 formed was extremely distorted.
この発明の目的は、上記問題点に鑑み、開口部内の導電
膜上に容易にかつ均一な形状を有する金属突起を形成で
きる金属突起の形成方法を提供するものである。SUMMARY OF THE INVENTION In view of the above-mentioned problems, an object of the present invention is to provide a method for forming metal protrusions that can easily form metal protrusions having a uniform shape on a conductive film within an opening.
ＣｔＭＢを解決するための手段〕
請求項（１）記載の金属突起の形成方法は、一主面に凸
凹を有する絶縁基板上の全面に導電膜を形成する工程と
、
この導電膜上に絶縁膜を形成する工程と、この絶縁膜の
所定の位置に開口部を形成する工程と、
この開口部内の導電股上に金属突起を形成する工程とを
含むことを特徴とする
請求項（２）記載の金属突起の形成方法は、請求項（１
）記載の金属突起の形成方法において、前記絶縁基板上
に形成する凸凹が、２０００Å以上〜６０００Å以下の
表面粗さであることを特徴とする。Means for Solving CtMB] The method for forming a metal protrusion according to claim (1) includes the steps of: forming a conductive film on the entire surface of an insulating substrate having unevenness on one principal surface; and forming an insulating film on the conductive film. The method according to claim (2), further comprising the steps of: forming an opening at a predetermined position of the insulating film; and forming a metal protrusion on the conductive ridge within the opening. The method for forming metal protrusions is defined in claim (1).
In the method for forming metal protrusions described in ), the unevenness formed on the insulating substrate has a surface roughness of 2000 Å or more and 6000 Å or less.
この発明の金属突起の形成方法によれば、凹凸を有する
絶縁基板上（望ましくは表面粗さ２０００Å以上〜６０
００Å以下）に、導電膜を形成し、この導電膜上に開口
部を有する絶縁膜を形成するため、この絶縁基板の凹凸
により、開口部内の導電膜の表面も凹凸状態にすること
によって、開口部内の導電膜の実効表面積を拡大し、メ
ツキの核が形成しやすい活性な点を多くすることができ
る。According to the method for forming metal protrusions of the present invention, it is possible to form metal protrusions on an insulating substrate having irregularities (preferably with a surface roughness of 2000 Å or more to 60 Å or more).
00 Å or less), and in order to form an insulating film with an opening on this conductive film, the surface of the conductive film inside the opening is also made uneven due to the unevenness of the insulating substrate, so that the opening is formed. It is possible to expand the effective surface area of the conductive film within the part and increase the number of active points where plating nuclei are likely to form.
したがって開口部内の導電膜の表面にメツキの核を数多
く形成することができる。Therefore, many plating nuclei can be formed on the surface of the conductive film within the opening.
この発明の一実施例を第１図（ａ）、 （ｂ）、 （Ｃ
）、第２図および第３図に基づいて説明する。An embodiment of this invention is shown in FIGS. 1(a), (b), (C
), will be explained based on FIGS. 2 and 3.
第１回（ａ）、 （ｂ）、 （Ｃ）はこの発明の一実施
例の金属突起の形成方法を示す工程図であり、第２図は
形成した金属突起をフィルムキャリアのインナーリード
に転写および接合する様子を示す説明図、第３図は絶縁
基板の有する凹凸の表面粗さと、メツキ面積Ｓ／パター
ン面積Ｓ＠Ｘ１００との関係を示す図である。なおメツ
キ面積Ｓとは実際にメツキされた面積、パターン面積Ｓ
０とは開口部の面積である。Part 1 (a), (b), and (C) are process diagrams showing a method for forming metal protrusions according to an embodiment of the present invention, and Fig. 2 is a process diagram showing the formed metal protrusions to be transferred to the inner lead of a film carrier. FIG. 3 is a diagram showing the relationship between the surface roughness of the unevenness of the insulating substrate and the plating area S/pattern area S@X100. Note that the plating area S is the actual plating area, the pattern area S
0 is the area of the opening.
第１図（ａ）に示すように、凹凸を有する絶縁基板ｌ上
の全面に真空蒸着法、電子ビーム蒸着法またはスパッタ
蒸着法により、導電膜であるＩＴＯ膜２を形成する。As shown in FIG. 1(a), an ITO film 2, which is a conductive film, is formed on the entire surface of an insulating substrate l having irregularities by vacuum evaporation, electron beam evaporation, or sputter evaporation.
なお絶縁基板１の表面は、凹凸を形成するため研磨材に
より、表面粗さ２０００Å以上〜６０００Å以下に研磨
するのが望ましい。この表面粗さとは絶縁基板１の表面
に形成する波（凹凸）の最大と最小との差を表しており
、この波の数は、約２〜４本／Ｍである。Note that the surface of the insulating substrate 1 is preferably polished with an abrasive to a surface roughness of 2000 Å or more and 6000 Å or less in order to form irregularities. This surface roughness represents the difference between the maximum and minimum waves (irregularities) formed on the surface of the insulating substrate 1, and the number of waves is about 2 to 4 waves/M.
また後に形成する金属突起の高さを均一なものとするた
め、ＩＴＯ膜２の膜厚を制御するごとにより、このＩＴ
Ｏ膜２のシート抵抗を５Ω／口以下する。In addition, in order to make the height of the metal protrusions formed later uniform, the thickness of the ITO film 2 is controlled.
The sheet resistance of the O film 2 is set to 5Ω/mouth or less.
このように、凹凸を有する絶縁基板１上にＩＴＯＷ４２
を形成することによって、ｔＴＯＩ１２の表面も凹凸状
態にし、このＩＴＯ膜２自身の実効表面積を拡大する。In this way, the ITOW42 is placed on the insulating substrate 1 having unevenness.
By forming this, the surface of the tTOI 12 is also made uneven, and the effective surface area of the ITO film 2 itself is expanded.
次に第１図（ｂ）に示すように、ＩＴＯ膜２上２上面に
電子ビーム蒸着法、スパッタ蒸着法またはＣＶＤ法によ
り、絶縁膜３を形成する。Next, as shown in FIG. 1(b), an insulating film 3 is formed on the upper surface of the ITO film 2 by electron beam evaporation, sputter evaporation, or CVD.
なお絶縁膜３は、Ｓｉｎｇおよび５ｉｚＮｓの単層もし
くは、各々を積層した二段構造であり、その総膜厚は３
０００人〜ｔｏｏｏｏ人とする。The insulating film 3 has a single layer of Sing and 5izNs, or a two-layer structure in which each is laminated, and the total film thickness is 3.
000 to toooo people.
そしてこの絶縁１１！３の表面にフォトレジスト（図示
せず）を塗布し、このフォトレジストをエツチングマス
クとしたエツチングにより、大きさ５μｍロ〜２０μｍ
ロ程度の開口部４を形成する。Then, a photoresist (not shown) is applied to the surface of this insulator 11!3, and etching is performed using this photoresist as an etching mask to form a 5- to 20-μm layer.
An opening 4 having a size of approximately B is formed.
なお開口部４の形成方法には、ウェットエツチングと、
ドライエツチングとがある。ウニ・ントエンチングによ
り、絶縁［３に開口部４を形成する際、絶縁ｌ１１３が
ＳｉＯ□である場合、フタ酸（Ｈト）によって行い、ま
た絶縁膜３が５ｉｓＮｎである場合は、熱リン酸によっ
て行う。またトライエツチングにより、絶縁膜３に開口
部４を形成する際、ＣＦ４と０２またはＮ２の混合ガス
を用いて反応性スパッタエツチングを行う。The method for forming the opening 4 includes wet etching,
There is also dry etching. When forming the opening 4 in the insulation film 3 by sea urchin etching, if the insulation film 113 is SiO conduct. Furthermore, when forming the opening 4 in the insulating film 3 by tri-etching, reactive sputter etching is performed using a mixed gas of CF4 and 02 or N2.
また開口部４の形成する位置は、半導体素子の電極（図
示せず）の位置に対応している。Further, the position where the opening 4 is formed corresponds to the position of an electrode (not shown) of the semiconductor element.
次に第１図（Ｃ）に示すように、エツチングマスクとし
て用いたフォトレジストを除去し、ＩＴＯＩＩＩ２を１
極の電極とした電解メツキ法により、開口部４内のＩＴ
Ｏ膜２上２上（Ａｕ）を選択的にメツキし、金属突起Ｘ
を形成する。Next, as shown in FIG. 1(C), the photoresist used as an etching mask was removed, and ITOIII2 was
The IT inside the opening 4 is electrolytically plated using the electrode as the electrode.
Selectively plate the upper part of the O film 2 (Au) to form metal protrusions
form.
この際、絶縁１Ｆｉｉが有する凹凸によるＩＴＯ膜２の
実効面積の拡大し、メツキの核（図示せず）が形成しや
すい活性な点を多くすることによって、開口部４内のＩ
ＴＯ膜２上２上多くのメツキの核を形成し、このメツキ
の核を均一に成長させることにより、開口部４内のＩＴ
Ｏ膜２上２上一なメツキを施し、高さおよび形状の均一
な金属突起Ｘを形成する。At this time, the effective area of the ITO film 2 is expanded due to the unevenness of the insulation 1Fii, and the number of active points where plating nuclei (not shown) are easily formed is increased.
By forming many plating nuclei on the TO film 2 and growing these plating nuclei uniformly, the IT in the opening 4 is formed.
Uniform plating is applied to the O film 2 to form metal protrusions X of uniform height and shape.
なお金属突起Ｘの高さは３０μｍとした。Note that the height of the metal protrusion X was 30 μm.
そして最後に第２図に示すように、このように形成した
金属突起Ｘと、フィルムキャリア５のインナーリード５
゛ とを位置合わせし、温度約２８０゛Ｃ〜３２０°Ｃ
に加熱したボンディングツール６により、上部から加圧
することによって、金属突起Ｘをインナーリード５°に
転写および接合し、容易に、金属突起付のフィルムキャ
リア５を得る。Finally, as shown in FIG. 2, the metal projections X formed in this way and the inner leads 5 of the film carrier 5 are
゛ Align the
By applying pressure from above using the bonding tool 6 heated to 100 mL, the metal protrusion X is transferred and bonded to the inner lead 5°, and the film carrier 5 with the metal protrusion is easily obtained.
なおここで第１図（ａ）において、絶縁基板１が有する
凹凸の表面粗さを２０００Å以上〜６０００λ以下にす
ると望ましい理由を第３図に基づいて以下説明する。The reason why it is desirable to set the surface roughness of the unevenness of the insulating substrate 1 to 2000 Å or more and 6000λ or less in FIG. 1(a) will be explained below with reference to FIG. 3.
第３図において、横軸は絶縁基板１の有する凹凸の表面
粗さ〔入］を示し、縦軸はメツキ面積Ｓ（すなわち実際
にメツキされた面積）／パターン面積Ｓｏ （すなわ
ち開口部の面積）Ｘ１００（％）を示す。In FIG. 3, the horizontal axis shows the surface roughness of the unevenness of the insulating substrate 1, and the vertical axis shows the plating area S (i.e., the actually plated area)/pattern area So (i.e., the area of the opening) X100 (%) is shown.
第３図から明らかなように、絶縁基板ｌの表面粗さを２
０００Å以上〜６０００Å以下の範囲とした場合は、Ｓ
／Ｓ、の値は１００％となり、開口部４内のＩＴＯ膜２
上２上一にメツキされるのに対して、この範囲を逸脱し
た場合、例えば表面粗さが５００人〜ｌ０００人の場合
のＳ／Ｓ、の値は２０％〜６０％となり、非常に悪く、
また表面粗さが６０００人を超える場合は、Ｓ／Ｓ、の
値は急に下降して１００％未満となる。これは絶縁基板
ｌの表面粗さを５００人〜１０００人とした場合、この
凹凸を有する絶縁基板ｌ上に形成するＩＴＯ膜２の実効
表面積が充分大きくないため、メツキが不充分となり、
また絶縁基板１の表面粗さが６０００人を越えると、こ
の凹凸を形成するために用いる研磨材自身の粒径が大き
くなってしまうために、開口部４内のＩＴＯ膜２の実効
表面積は、差はど大きくならずメツキが不充分になると
考えられる。As is clear from Fig. 3, the surface roughness of the insulating substrate l is
When the range is from 000 Å to 6000 Å, S
The value of /S is 100%, and the ITO film 2 inside the opening 4
If the surface roughness is 500 to 1000, the S/S value will be 20% to 60%, which is very poor. ,
Further, when the surface roughness exceeds 6000, the value of S/S suddenly decreases to less than 100%. This is because when the surface roughness of the insulating substrate l is 500 to 1000, the effective surface area of the ITO film 2 formed on the uneven insulating substrate l is not large enough, resulting in insufficient plating.
Furthermore, if the surface roughness of the insulating substrate 1 exceeds 6,000, the particle size of the abrasive itself used to form the unevenness becomes large, so the effective surface area of the ITO film 2 within the opening 4 is It is thought that the difference will not become large and the plating will be insufficient.
したがって、絶縁基板ｌの有する凹凸の表面粗さを２０
００Å以上〜６０００Å以下とすると、最も理想的に開
口部４内のＩＴＯ膜２上２上一なメツキをすることがで
きる。Therefore, the surface roughness of the unevenness of the insulating substrate l is 20
When the thickness is set to 00 Å or more and 6000 Å or less, uniform plating on the ITO film 2 within the opening 4 can be achieved most ideally.
この発明の金属突起の形成方法によれば、凹凸を有する
絶縁基板上（望ましくは表面粗さ２０００Å以上〜６０
００Å以下）に、導電膜を形成し、この導電膜上に開口
部を有する絶縁膜を形成するため、この絶縁基板の凹凸
により、開口部内の導電膜の表面も凹凸状態にすること
によって、開口部内の導電膜の実効表面積を拡大し、メ
ツキの核が形成しやすい活性な点を多くすることができ
る。According to the method for forming metal protrusions of the present invention, it is possible to form metal protrusions on an insulating substrate having irregularities (preferably with a surface roughness of 2000 Å or more to 60 Å or more).
00 Å or less), and in order to form an insulating film with an opening on this conductive film, the surface of the conductive film inside the opening is also made uneven due to the unevenness of the insulating substrate, so that the opening is formed. It is possible to expand the effective surface area of the conductive film within the part and increase the number of active points where plating nuclei are likely to form.
したがって開口部内の導電膜の表面にメツキの核を数多
く形成することができる。その結果、これら各々のメツ
キの核が均一に成長することにより、容易にかつ均一に
開口部内の導電股上にメツキを施すことができ、例えば
メツキが形成されにくいＩＴＯ膜等の導電膜上にも容易
に、かつ高さおよび形状の均一な金属突起を形成するこ
とができる。Therefore, many plating nuclei can be formed on the surface of the conductive film within the opening. As a result, each of these plating nuclei grows uniformly, making it possible to easily and uniformly plate the conductive layer inside the opening. Metal protrusions with uniform height and shape can be easily formed.
さらに例えばＩＴＯＷ４は導電酸化膜であり、このＩＴ
Ｏ膜と、メツキによる金属突起とは非常に離反性が良く
、かつこのように高さおよび形状の均一な金属突起を形
成することにより、形成した金属突起を容易にフィルム
キャリアのインナーリード等に転写および接合すること
ができる。したがって、極めて高い転写率で、金属突起
をフィルムキャリアのインナーリード等に転写すること
ができ、歩留りを著しく向上させることができる。Furthermore, for example, ITOW4 is a conductive oxide film, and this ITOW4 is a conductive oxide film.
The O film and the metal protrusions formed by plating have very good releasability, and by forming metal protrusions with uniform height and shape, the formed metal protrusions can be easily attached to inner leads of film carriers, etc. Can be transferred and bonded. Therefore, the metal protrusions can be transferred to the inner leads of the film carrier at an extremely high transfer rate, and the yield can be significantly improved.
第１図（ａ）、 （ｂｌ、 （Ｃ）はこの発明の一実施
例の金属突起の形成方法を示す工程図、第２図は形成し
た金属突起をフィルムキャリアのインナーリードに転写
および接合する様子を示す説明図、第３図は絶縁基板の
有する凹凸の表面粗さと、メツキ面積Ｓ／パターン面積
Ｓ、Ｘ１００との関係を示す図、第４図は従来の金属突
起の形成方法を説明するための概念図、第５図は従来の
金属突起の形成方法により形成される金属突起の説明図
である。
１・・・絶縁基板、２・・・ＩＴＯ膜（導電膜）３・・
・絶縁膜、４・・・開口部、Ｘ・・・金属突起第
１
図
（ａ）
（ｂ）
第
図
２丁Ｔｏ昨（導電層）
／
３枦嘘申
＼
第
図
転
表面オＲ’（人〕Figures 1 (a), (bl, and c) are process diagrams showing a method for forming metal protrusions according to an embodiment of the present invention, and Figure 2 shows how the formed metal protrusions are transferred and bonded to the inner lead of a film carrier. An explanatory diagram showing the situation, Fig. 3 is a diagram showing the relationship between the surface roughness of the unevenness of the insulating substrate and the plating area S/pattern area S, X100, and Fig. 4 explains the conventional method of forming metal protrusions. FIG. 5 is an explanatory diagram of a metal protrusion formed by a conventional metal protrusion forming method. 1... Insulating substrate, 2... ITO film (conductive film) 3...
・Insulating film, 4...opening, X...metal protrusion 1 Fig. 2 (a) (b) Man〕
Claims (2)
を形成する工程と、 この導電膜上に絶縁膜を形成する工程と、 この絶縁膜の所定の位置に開口部を形成する工程と、 この開口部内の導電膜上に金属突起を形成する工程とを
含む金属突起の形成方法。(1) A step of forming a conductive film on the entire surface of an insulating substrate having unevenness on one principal surface, a step of forming an insulating film on this conductive film, and forming an opening at a predetermined position of this insulating film. and forming a metal protrusion on a conductive film within the opening.
上〜６０００Å以下の表面粗さであることを特徴とする
請求項（１）記載の金属突起の形成方法。(2) The method for forming metal protrusions according to claim (1), wherein the unevenness formed on the insulating substrate has a surface roughness of 2000 Å or more and 6000 Å or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015457A JPH03219637A (en) | 1990-01-24 | 1990-01-24 | Method for formation of metal protrusion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015457A JPH03219637A (en) | 1990-01-24 | 1990-01-24 | Method for formation of metal protrusion |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03219637A true JPH03219637A (en) | 1991-09-27 |
Family
ID=11889328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015457A Pending JPH03219637A (en) | 1990-01-24 | 1990-01-24 | Method for formation of metal protrusion |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03219637A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1313214A2 (en) * | 2001-11-16 | 2003-05-21 | TDK Corporation | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
-
1990
- 1990-01-24 JP JP2015457A patent/JPH03219637A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1313214A2 (en) * | 2001-11-16 | 2003-05-21 | TDK Corporation | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
| EP1313214A3 (en) * | 2001-11-16 | 2010-05-19 | TDK Corporation | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5163220A (en) | Method of enhancing the electrical conductivity of indium-tin-oxide electrode stripes | |
| WO2018006883A1 (en) | Method for preparing film bulk acoustic wave device by using film transfer technology | |
| JPH06163954A (en) | Method of forming crystalline silicon thin film and photovoltaic device using the film | |
| US4180422A (en) | Method of making semiconductor diodes | |
| US4051507A (en) | Semiconductor structures | |
| JPH03219637A (en) | Method for formation of metal protrusion | |
| CN109052311B (en) | Method for preparing all-covered side electrode | |
| US5966588A (en) | Field emission display device fabrication method | |
| JPS6332260B2 (en) | ||
| JPS58135645A (en) | Manufacture of semiconductor device | |
| JPS59148350A (en) | Manufacture of semiconductor device | |
| JPH0718024B2 (en) | Flattening method | |
| JPH01212439A (en) | Processing of interlayer film | |
| JPS61222010A (en) | Flattening method | |
| JPH03228324A (en) | Growth of thin polycrystalline si film | |
| JPH04343228A (en) | Manufacture of semiconductor device | |
| JPS60117684A (en) | Manufacture of amorphous si solar battery | |
| JPS6216547A (en) | Manufacture of semiconductor device | |
| CN116885058A (en) | Micro LED preparation method and Micro LED | |
| JPH05175325A (en) | Dielectric isolation board and manufacturing method | |
| JPH01115137A (en) | Formation of wiring | |
| JPS59214282A (en) | Manufacture of semiconductor device | |
| JPH01160042A (en) | Bump forming substrate for transfer | |
| JPH01231348A (en) | Manufacture of semiconductor device | |
| JPH05109713A (en) | Manufacture of semiconductor device |