JPH01231348A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01231348A JPH01231348A JP5611888A JP5611888A JPH01231348A JP H01231348 A JPH01231348 A JP H01231348A JP 5611888 A JP5611888 A JP 5611888A JP 5611888 A JP5611888 A JP 5611888A JP H01231348 A JPH01231348 A JP H01231348A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- contact hole
- sputtering
- molybdenum
- peeled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 45
- 239000010937 tungsten Substances 0.000 claims abstract description 45
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000004544 sputter deposition Methods 0.000 claims abstract description 24
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 22
- 239000011733 molybdenum Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 19
- 239000013078 crystal Substances 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000203 mixture Substances 0.000 abstract description 2
- 239000005360 phosphosilicate glass Substances 0.000 abstract 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 abstract 1
- 229910017604 nitric acid Inorganic materials 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 101150017268 secM gene Proteins 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011799 hole material Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Description
【発明の詳細な説明】
(概要〕
タングステンまたはモリブデンをコンタクトホール内に
穴埋めする半導体装置の製造方法に関し、できるだけ結
晶粒が小さい穴埋め材料によって、コンタクトホールの
穴埋めを表面が平坦になるよう行うことが可能な半導体
装置の製造方法を提供することを目的とし、
コンタクトホールをタングステンで穴埋めする半導体装
置の製造方法において、タングステンをスパッタリング
でコンタクトホール内を埋め込み可能な厚さに全面に形
成する工程、コンタクトホール以外に形成され下地から
部分的にはがれたタングステンを溶液エツチングで除去
する工程を含むことを特徴とする半導体装置の製造方法
、およびコンタクトホールをモリブデンで穴埋めする半
導体装置の製造方法において、モリブデンをスパッタリ
ングでコンタクトホール内を埋め込み可能な厚さに全面
に形成する工程、コンタクトホール以外に形成され下地
から部分的にはがれたモリブデンを溶液エツチングで除
去する工程を含むことを特徴とする半導体装置の製造方
法を含み構成する。Detailed Description of the Invention (Summary) Regarding a method for manufacturing a semiconductor device in which contact holes are filled with tungsten or molybdenum, it is possible to fill contact holes with a filling material having as small crystal grains as possible so that the surface becomes flat. The purpose of the present invention is to provide a semiconductor device manufacturing method in which a contact hole is filled with tungsten, a process of forming tungsten on the entire surface by sputtering to a thickness that can fill the contact hole. A method for manufacturing a semiconductor device characterized by including a step of removing tungsten formed outside the hole and partially peeled off from the base by solution etching, and a method for manufacturing a semiconductor device in which contact holes are filled with molybdenum. Manufacture of a semiconductor device characterized by including a step of forming the entire surface of the contact hole to a thickness that can be filled by sputtering, and a step of removing molybdenum formed outside the contact hole and partially peeled off from the base by solution etching. Contains and constitutes a method.
[産業上の利用分野]
本発明はタングステンまたはモリブデンをコンタクトホ
ール内に穴埋めする半導体装置の製造方法に関する。[Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device in which contact holes are filled with tungsten or molybdenum.
〔従来の技術]
第2図各図はCVD法でタングステンを形成した表面斜
視図で、その(a)は堆積した状態図、(b)は110
0°Cのアニール後の状態図、第3図各図はスパッタリ
ング法でタングステンを形成した表面斜視図で、その(
a)は堆積した状態図、ら)は1100°Cのアニール
後の状態図である。なお第2図および第3図は写真に基
づいた図面である。[Prior Art] Each figure in Figure 2 is a perspective view of the surface of tungsten formed by the CVD method, of which (a) is a state diagram of the deposited state, and (b) is a diagram of the state of deposited tungsten.
Figure 3 shows the state after annealing at 0°C. Each figure is a perspective view of the surface of tungsten formed by sputtering.
a) is the deposited phase diagram, and et al. is the phase diagram after annealing at 1100°C. Note that FIGS. 2 and 3 are drawings based on photographs.
従来、例えばコンタクトホールをタングステンで穴埋め
する場合、選択化学気相成長(選択C■D)法やスパッ
タリング法(PVD)を用いることが試みられている。Conventionally, when filling contact holes with tungsten, for example, attempts have been made to use selective chemical vapor deposition (selective C-D) or sputtering (PVD).
しかし実際にタングステンを使って選択CVD法で穴埋
めする場合、埋め込みは可能であるが結晶粒の実測平均
が500人程度あって、スパッタリング法の場合の26
0人程度と比べると大きく、ICの集積化にともなって
コンタクトホールが微細化する場合に結晶粒が大きいと
埋め込み方法としては適当でない。埋め込み材料の結晶
粒はできるだけ小さい方が望ましいのである。However, when actually using tungsten to fill holes using the selective CVD method, filling is possible, but the actual measured average of crystal grains is about 500, compared to 26 in the case of the sputtering method.
This is large compared to about 0, and when contact holes become finer as ICs become more integrated, large crystal grains are not suitable as a burying method. It is desirable that the crystal grains of the embedding material be as small as possible.
また第2図および第3図に示す写真に基づいた図面を参
照すると、第3図に示すスパッタリング法の場合、表面
の凹凸状態を示すピークからピークまでの値が100〜
200人程度と比較的平坦で上層配線の形成にも支障は
ないが、第2図に示す選択CVD法の場合、1000〜
2000人程度とスパッタリング法の10倍の凹凸があ
って、微細な構造の素子を形成する場合に支障が出るお
それがある。Furthermore, referring to the drawings based on the photographs shown in FIGS. 2 and 3, in the case of the sputtering method shown in FIG.
Although the surface is relatively flat and there is no problem in forming the upper layer wiring, in the case of the selective CVD method shown in Fig. 2, the
There are about 2,000 people and 10 times as many irregularities as in the sputtering method, which may cause problems when forming elements with fine structures.
さらに選択CVD法の場合、コンタクトホールの底部の
基板表面をタングステンが浸食して食い込みが生じ易い
という問題がある。Furthermore, in the case of the selective CVD method, there is a problem in that tungsten tends to erode the substrate surface at the bottom of the contact hole, causing bite.
そこで結晶粒が小さく表面が平坦なスパッタリング法を
用いてコンタクトホールを穴埋めしようとすると、コン
タクトホールの埋め込みが難しく、完全に埋め込むには
膜厚を厚く形成しなければならない。ところがタングス
テンを厚く形成すると下地との密着性が悪いため、スパ
ッタリング後にウェハの反りが戻るとタングステン層に
圧縮応力がはたらいて下地からはがれ、後に説明する第
1図(a)に示す如く凸凹に波を打った状態となり、こ
の上に配線等を形成することは不可能であった。Therefore, when attempting to fill the contact hole using a sputtering method with small crystal grains and a flat surface, it is difficult to fill the contact hole, and a thick film must be formed to completely fill the contact hole. However, when tungsten is formed thickly, it has poor adhesion to the substrate, so when the wafer returns to its original warpage after sputtering, compressive stress is applied to the tungsten layer, causing it to peel off from the substrate, resulting in uneven waves as shown in Figure 1 (a), which will be explained later. It was impossible to form wiring or the like on top of this.
このように従来の半導体装置の製造方法は、コンタクト
ホールを選択CVD法やスパッタリング法を使って穴埋
めしようとしても結晶粒や表面の凸凹が大きくて好まし
くなかったり、層のはがれなどが生じるなど種々の問題
があって実用的でなかった。In this way, conventional semiconductor device manufacturing methods have various problems such as undesirable large crystal grains and surface irregularities even when attempting to fill contact holes using selective CVD or sputtering methods, and layer peeling. It was problematic and impractical.
そこで本発明は、できるだけ結晶粒が小さい穴埋め材料
によって、コンタクトホールの穴埋めを表面が平坦にな
るよう行うことが可能な半導体装置の製造方法を提供す
ることを目的とする。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device in which contact holes can be filled with a hole-filling material whose crystal grains are as small as possible so that the surface becomes flat.
〔課題を解決するための手段]
上記課題は、コンタクトホールをタングステンで穴埋め
する半導体装置の製造方法において、タングステンをス
パッタリングでコンタクトホール内を埋め込み可能な厚
さに全面に形成する工程、コンタクトホール以外に形成
され下地からはがれたタングステンを溶液エツチングで
除去する工程を含むことを特徴とする半導体装置の製造
方法、およびコンタクトホールをモリブデンで穴埋めす
る半導体装置の製造方法において、モリブデンをスパッ
タリングでコンタクトホール内を埋め込み可能な厚さに
全面に形成する工程、コンタクトホ−ル以外に形成され
下地からはがれたモリブデンを溶液エツチングで除去す
る工程を含むことを特徴とする半導体装置の製造方法に
よって解決される。[Means for solving the problem] The above problem is solved in a method for manufacturing a semiconductor device in which a contact hole is filled with tungsten. A method for manufacturing a semiconductor device is characterized in that it includes a step of removing tungsten formed in a substrate and peeled off from a base by solution etching, and a method for manufacturing a semiconductor device in which a contact hole is filled with molybdenum. The problem is solved by a method for manufacturing a semiconductor device, which includes the steps of forming molybdenum on the entire surface to a thickness that allows embedding, and removing molybdenum formed outside the contact hole and peeled off from the base by solution etching.
本発明では、タングステンまたはモリブデンをスパッタ
リングでコンタクトホール内を埋め込み可能な厚さに全
面に成長し、コンタクトホール以外に形成され下地から
部分的にはがれたタングステンまたはモリブデンを溶液
エツチングで除去する方法を用いることにより、スパッ
タリングで埋め込む場合の利点である小さな結晶粒と表
面の平坦性が得られると共に、スパッタリングの場合に
問題があった厚いタングステンやモリブデンの層の下地
からはがれ部分を溶液エツチングで除去すればきれいに
除去できることがわかった。これは下地からはがれてで
きた空間にエツチング溶液が入り込んではがれている部
分のエツチング速度・が速くなり、反対にエツチング溶
液が最も進入しにくいコンタクトホール部分のタングス
テンやモリブデンが残るからである。その結果、第1図
(b)に示す如く、コンタクトホールにタングステンま
たはモリブデンが穴埋めされ、表面が平坦な穴埋め状態
が得られた。The present invention uses a method in which tungsten or molybdenum is grown on the entire surface by sputtering to a thickness that can fill the contact hole, and tungsten or molybdenum formed outside the contact hole and partially peeled off from the base is removed by solution etching. As a result, small crystal grains and surface flatness, which are the advantages of sputtering embedding, can be obtained, and by solution etching, parts that have peeled off from the thick tungsten or molybdenum layer, which was a problem with sputtering, can be removed. It turns out that it can be removed easily. This is because the etching solution enters the space created by peeling off from the base, increasing the etching speed of the peeled part, and conversely, tungsten and molybdenum remain in the contact hole area where it is most difficult for the etching solution to enter. As a result, as shown in FIG. 1(b), the contact hole was filled with tungsten or molybdenum, and a filled state with a flat surface was obtained.
以下、本発明を図示の実施例により具体的に説明する。 Hereinafter, the present invention will be specifically explained with reference to illustrated embodiments.
第1図(a)〜(C)は本実施例の工程断面図で、図に
おいて、11はコンタクトホール、12はタングステン
、13はリン・ケイ酸ガラス層、14はシリコン基板、
15は空間、16はAffi配線、22はモリブデンで
ある。FIGS. 1(a) to (C) are process cross-sectional views of this embodiment. In the figures, 11 is a contact hole, 12 is tungsten, 13 is a phosphorus silicate glass layer, 14 is a silicon substrate,
15 is space, 16 is Affi wiring, and 22 is molybdenum.
本実施例の半導体装置の製造方法は、第1図(a)に示
す如く、シリコン基板14上にリン・ケイ酸ガラス層1
3を1μmの厚さで形成し、縦横1μmのコンタクトホ
ール11を図示省略したエンチングマスクを介してCF
351secMとCF4485ecsの雰囲気中で出力
1に讐、圧力0.3Torrの条件下でリアクティブイ
オンエツチング(RIE )を行い形成する。In the method of manufacturing a semiconductor device of this embodiment, as shown in FIG. 1(a), a phosphorus silicate glass layer 1 is formed on a silicon substrate
3 is formed with a thickness of 1 μm, and contact holes 11 of 1 μm in length and width are formed by CF through an etching mask (not shown).
Reactive ion etching (RIE) is performed in an atmosphere of 351 secM and CF4485 ecs at an output of 1 and a pressure of 0.3 Torr.
次に埋め込み材料であるタングステン(讐)を0.8
μmの厚さでスパッタリング法を使い表面に堆積させる
。この厚さでタングステンを堆積させれば完全にコンタ
クトホール内を埋め込むことができる。スパッタリング
装置はターゲット・ウェハ対同型の枚葉式のものを使用
し、出力4 KW、圧力5mTorr、アルゴン(Ar
)40secM を使い120秒間熱処理せずにスパ
ッタリングを行った。このように形成したタングステン
層は、ウェハの反りの戻りなどで圧縮応力を受けると、
第1図(a)に示す如(下地のリン・ケイ酸ガラス層1
3からはがれて空間15が形成される。Next, add 0.8 tungsten, which is the embedding material.
It is deposited on the surface using a sputtering method to a thickness of μm. If tungsten is deposited to this thickness, the contact hole can be completely filled. The sputtering equipment used is a single-wafer type sputtering device of the same type as the target wafer, with an output of 4 KW, a pressure of 5 mTorr, and an argon (Ar) sputtering system.
) Sputtering was performed using 40 secM for 120 seconds without heat treatment. When the tungsten layer formed in this way is subjected to compressive stress due to unwarping of the wafer, etc.
As shown in Figure 1(a) (underlying phosphorus silicate glass layer 1)
3 to form a space 15.
はがれたタングステン12の層は、溶液エツチングによ
って除去する。エツチング溶液は)1.0. :IIN
(h: H2O=1: 5: 5の割合で混合したもの
を使い、70°Cでボイルして行う。この時のコンタク
トホール以外のエツチング速度は4970人/分で、コ
ンタクトホール内のエツチング速度は1030人/分で
ある。このように部分的にはがれが生じている部分はコ
ンタクトホールの約5倍の早さで除去されるため、第1
図(b)の如く、コンタクトホール内のタングステンは
残ってリン・ケイ酸ガラス13上のタングステンだけを
除去して表面を平坦化することが可能である。The peeled off layer of tungsten 12 is removed by solution etching. Etching solution) 1.0. :IIN
(H: Use a mixture of H2O = 1: 5: 5 and boil at 70°C. At this time, the etching rate for areas other than the contact hole was 4970 people/min, and the etching rate for the inside of the contact hole was 4970 people/min. is 1030 people/min.The parts where partial peeling occurs in this way are removed about five times faster than the contact holes, so the first
As shown in Figure (b), it is possible to flatten the surface by removing only the tungsten on the phosphorus silicate glass 13, leaving the tungsten in the contact hole.
、最後に第1図(C)の如く、へ〇配線16をその上に
形成しても下地の表面が平坦であって、コンタクトホー
ル内は結晶粒が小さく凹凸の少ないタングステンで埋め
込まれているため、コンタクトを確実にとることができ
る。Finally, as shown in Fig. 1 (C), even if the wiring 16 is formed on it, the surface of the base is flat, and the inside of the contact hole is filled with tungsten with small crystal grains and little unevenness. Therefore, contact can be made reliably.
本実施例では埋め込み材料にタングステンを用いて行っ
たが、タングステン以外にモリブデンも上記と同様の工
程を経ることによってコンタクトホールを好適に埋め込
むことができる。Although tungsten was used as the filling material in this embodiment, molybdenum other than tungsten can also be used to suitably fill the contact hole through the same process as described above.
以上のように本発明によれば、コンタクトホールをスパ
ッタリングを使ってタングステンまたはモリブデンを埋
め込むため、結晶粒の小さい表面の平坦な穴埋めを行う
ことが可能であり、コンタクトホール以外の下地からは
がれた余分なタングステンまたはモリブデンは溶液エツ
チングによって表面を平坦化できるため好適な上層配線
の形成を可能にした。As described above, according to the present invention, contact holes are filled with tungsten or molybdenum using sputtering, so it is possible to fill holes with a flat surface with small crystal grains, and remove excess material that has peeled off from the base other than the contact holes. The surface of tungsten or molybdenum can be flattened by solution etching, making it possible to form suitable upper layer wiring.
第1図(a)〜(C)は本発明実施例の工程断面図、第
2図はCVD法でタングステンを形成した表面斜視図で
、その(a)は堆積した状態図、(b)は1100°C
のアニール後の状態図、
第3図はスパッタリング法でタングステンを形成した表
面斜視図で、その(a)は堆積した状態図、■)は11
00°Cのアニール後の状態図である。
図において、
11はコンタクトホール、
12はタングステン、
13はリン・ケイ酸ガラス層、
14はシリコン基板、
15は空間、
16は/l配線、
22はモリブデン
を示す。FIGS. 1(a) to (C) are process cross-sectional views of the embodiment of the present invention, and FIG. 2 is a perspective view of the surface of tungsten formed by the CVD method, in which (a) is a diagram of the deposited state, and (b) is a diagram of the deposited state. 1100°C
Fig. 3 is a perspective view of the surface of tungsten formed by sputtering, in which (a) is a state diagram of the deposited state, and (■) is a state diagram of 11
FIG. 3 is a state diagram after annealing at 00°C. In the figure, 11 is a contact hole, 12 is tungsten, 13 is a phosphorus silicate glass layer, 14 is a silicon substrate, 15 is a space, 16 is a /l wiring, and 22 is molybdenum.
Claims (2)
)で穴埋めする半導体装置の製造方法において、 タングステン(12)をスパッタリングでコンタクトホ
ール(11)内を埋め込み可能な厚さに全面に形成する
工程、 コンタクトホール(11)以外に形成され下地から部分
的にはがれたタングステン(12)を溶液エッチングで
除去する工程を含むことを特徴とする半導体装置の製造
方法。(1) Fill the contact hole (11) with tungsten (12
), a process of forming tungsten (12) on the entire surface by sputtering to a thickness that can fill the inside of the contact hole (11); A method for manufacturing a semiconductor device, comprising a step of removing peeled tungsten (12) by solution etching.
で穴埋めする半導体装置の製造方法において、 モリブデン(22)をスパッタリングでコンタクトホー
ル(11)内を埋め込み可能な厚さに全面に形成する工
程、 コンタクトホール(11)以外に形成され下地から部分
的にはがれたモリブデン(22)を溶液エッチングで除
去する工程を含むことを特徴とする半導体装置の製造方
法。(2) Fill the contact hole (11) with molybdenum (22)
In a method of manufacturing a semiconductor device in which holes are filled with molybdenum (22), the step of forming molybdenum (22) on the entire surface by sputtering to a thickness that allows filling the inside of the contact hole (11); A method for manufacturing a semiconductor device, comprising a step of removing peeled molybdenum (22) by solution etching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5611888A JP2592281B2 (en) | 1988-03-11 | 1988-03-11 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5611888A JP2592281B2 (en) | 1988-03-11 | 1988-03-11 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01231348A true JPH01231348A (en) | 1989-09-14 |
JP2592281B2 JP2592281B2 (en) | 1997-03-19 |
Family
ID=13018155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5611888A Expired - Lifetime JP2592281B2 (en) | 1988-03-11 | 1988-03-11 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2592281B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233224A (en) * | 1990-07-24 | 1992-08-21 | Micron Technol Inc | Method for etching tungsten layer on semiconductor wafer |
-
1988
- 1988-03-11 JP JP5611888A patent/JP2592281B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233224A (en) * | 1990-07-24 | 1992-08-21 | Micron Technol Inc | Method for etching tungsten layer on semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
JP2592281B2 (en) | 1997-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5071792A (en) | Process for forming extremely thin integrated circuit dice | |
JP2822430B2 (en) | Method of forming interlayer insulating film | |
KR100220933B1 (en) | Forming method for metal wiring of semiconductor device | |
JPH01231348A (en) | Manufacture of semiconductor device | |
JP2716156B2 (en) | Method for manufacturing semiconductor device | |
JPH0579165B2 (en) | ||
JPH02205339A (en) | Manufacture of semiconductor device | |
JPS63133550A (en) | Manufacture of semiconductor device | |
JPS5951549A (en) | Manufacture of integrated circuit device | |
KR100480913B1 (en) | Method for burying contact using stacked Ti/TiN | |
JPS6058636A (en) | Forming of dielectric isolation region | |
JPS6379347A (en) | Manufacture of semiconductor device | |
JP2946555B2 (en) | CVD apparatus and CVD method | |
JPH0334675B2 (en) | ||
JPH01200649A (en) | Manufacture of semiconductor device | |
JPH04307735A (en) | Manufacture of semiconductor device | |
JPS59215746A (en) | Manufacture of semiconductor device | |
JPS59144151A (en) | Manufacture of semiconductor device | |
JPH0476208B2 (en) | ||
JPS61216344A (en) | Manufacture of semiconductor device | |
JPH04236450A (en) | Manufacture of semiconductor device | |
JPS60124846A (en) | Manufacture of semiconductor device | |
JPH03198364A (en) | Manufacture of semiconductor device | |
JPH0680739B2 (en) | Method for manufacturing semiconductor device | |
JPH0513601A (en) | Semiconductor device and its manufacture |