JPH03217960A - マルチプロセッサシステムにおけるデータ通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は、マルチプロセッサシステムにおけるデータ通
信方式（以下、「データ通信方式」という）に関し、よ
り詳細には、複数のプロセッサをシステムバスにより結
合したマルチプロセッサシステムにおいて、上記複数の
プロセッサに設けたデータ通信用メモリを用いてプロセ
ッサ間のデータ通信を行うようにしたデータ通信方式に
関する。

［従来の技術］ 従来、複数のプロセッサをシステムバスにより結合した
システムにおけるデータ通信方式としては、各プロセッ
サ内のＣＰＵとシステムバスの双方からアクセス可能な
通信用メモリを設け、これを介して通信を行う方式が知
られている。

このような方式においては、ある一〇のプロセッサの通
信用メモリに、他の複数のプロセッサから、同時期にデ
ータ転送が行えるようにして、転送元プロセッサの待ち
時間の削減およびバスの有効利用を図る必要がある。

第８図は、上記方式の一例としての、特開平１１３３１
６９号公報に開示された方式を示す構成図である。図に
おいて、１０−１．　１０−２，・・・・はプロセッサ
、２０は各プロセッサ１０を相互に接統するシステムバ
スを示している。各プロセッサＩＯ内の１１はＣＰＵ（
中央処理装置）、１２はＣＰｔＪｌｌのプログラムおよ
びデータを格納する個別メモリ、１３はＣＰＵＩＩに直
接接続された内部バス、Ｉ４はＣＰＵＩ１およびシステ
ムバス２０を介して他のプロセッサｌＯからアクセス可
能なデータ通信用メモリを示している。１５８はＣＰｔ
Ｊｌ］がシステムバス２ｏをアクセスする際の内部バス
１３とシステムバス２０との接続制御，データ通信用メ
モリ１４に対するＣＰＵＩＩからとシステムバス２０か
らのアクセスの調停接続制御，システムバス上の特定ア
ドレスへのアクセスを検出してＣＰＬＩＩＩに対する割
込みの発生およびデータ通信用メモリ】４の利用可能な
領域の管理を行うバス接続および調停回路である。

上述のデータ通信用メモリ１４の領域管理について、第
９図を用いて説明する。第９図において、１４は的述の
データ通信用メモリ、３ｌはバス接続および調停回路１
５ａ内の制御レジスタ、３２は同じくバス接続および調
停回路＋５ａ内のＩＤ記憶レジスタを示している。この
例では、データ通信用メモリｌ４は８個のブロックに分
割されて管理されており、それぞれのブロックに対応し
て制御レジスタ３１およびｒＤ記憶レジスタ３２が設け
られている。

制御レシスタ３ｌは、データ通信用メモリ１４の該当す
るブロックが占有されているか否かを示すための１ビッ
トレジスタの集まりである。また，■Ｄ記憶レジスタ３
２は、データ通信用メモリＪ４の該当するブロックが占
有されている場合、それを占有しているプロセッサのＩ
Ｄを記憶しておくためのレジスタの集合である。制御レ
ジスタ３ＩおよびＩＤ記憶レジスタ３２は、プロセッサ
内のＣＰＵ１１およびシステムバス２０経由で、他のプ
ロセッサからアクセスすることができる。

上述の如く構成されたシステムにおいて、プロセッサ間
のデータ通信は、以下の如く行われる。

まず、データ転送元のプロセッサは、転送先のプロセッ
サの制御レジスタを読み込み、転送先のプロセッサのデ
ータ通信用メモリが占有されていないブロックが存在す
るか否かを調べる。占有されていないブロックが見つか
った場合、転送元プロセッサは、そのブロックに該当す
る■Ｄ記憶レジスタに自分のＩＤを書き込む。このとき
、該当する制御レジスタには，ブロックが占有されたこ
とを示す値が自動的に書き込まれ、これ以降、ｒＤ記憶
レジスタへの書き込みは禁止されて、該当ブロックに対
する排他制御が達成される。

次に、転送元プロセッサは、他のプロセッサが該当ブロ
ックを占有していないことを確認するために、ＩＤ記憶
レジスタを読み出して、自分のＩＤ番号が設定されてい
ることを確認する。その後、実際に転送先プロセッサの
データ通信用メモリにデータを送る。データ送信が終了
すると、転送元プロセッサは、転送先プロセッサに割り
込みをかけ、データ送信の完了を通知する９ 上述の如き動作を行うことによって、通信用メモリの異
なるブロックを、同時に、異なる転送元占有することが
できるため、ある一つのプロセッサに対する複数のプロ
セッサからの同時期のデータ転送が可能となる。

［発明が解決しようとする課題］ しかしながら、上記従来技術には、以下に示す如き問題
がある。

第一の問題は、データ通信用メモリの領域を獲得できな
かったプロセッサは、領域が獲得できるまで、一定時間
間隔で制御レニスタのチェックを繰り返す必要があるが
、この時間間隔を長く設定すると、領域が既に利用可能
になっているにもかかわらず、一定時間が経過するまで
領域の獲得動作が行われず、無駄な待ち時間が生ずるこ
とである。また、反対に、時間間隔を短く設定すると、
領域が獲得できるまで、制御レジスタのチェックのため
のバスアクセスを多数回繰り返して、システムバスの使
用率が上昇し、極端な場合には、本来のデータ転送が完
結せずに、領域の解放が行えず、システム全体がデッド
ロック状態に陥るという問題がある。

また、第二の問題は、上記従来技術では、データ通信用
メ゛モリの領域管理を、転送元プロセッサが制御レジス
タおよびＩＤ記憶レジスタを操作して領域を獲得するこ
とによって行っているため、転送先プロセッサ側でデー
タ通信用メモリの使用状況を考慮して的確な領域管理を
行うことができず、また、データ通信用メモリの領域数
および領域サイズは、これらのハードウェアで制限され
、データ通信用メモリを効率的に使用することができな
いという問題である。

本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の技術における上述の如き問題を解
消し、複数のプロセッサをシステムバスにより結合した
マルチプロセッサシステムで、各プロセッサに設けたデ
ータ通信用メモリを用いてプロセッサ間のデータ通信を
行うようにしたデータ通信方式において、同時期に複数
のプロセッサが一つのプロセッサにデータ転送を行うこ
とができ、かつ、データ通信用メモリ領域獲得のための
システムバスに対する無用なアクセスを抑え、また、デ
ータ通信用メモリの領域利用効率の高いデータ通信方式
を提供することにある。

［課題を解決するための手段］ 本発明の上記目的は、複数のプロセッサをシステムバス
により結合したマルチプロセッサシステムであって、前
記複数のプロセッサの各々が、内部の中央処理装置と前
記システムバスの双方からアクセス可能なデータ通信用
メモリを有し、該データ通信用メモリを介して前記複数
のプロセッサが相互にデータ通信を行うデータ通信方式
において、前記複数のプロセッサの各々に、他のプロセ
ッサからのデータ通信制御情報を受信して当該プロセッ
サ内部の市記中央処理装置に割り込みを発生する制御情
報用バッファメモリと、前記データ通信用メモリの領域
管理を行うためのデータ通信用メモリ領域管理テーブル
とを設け、データ転送側プロセッサはデータ転送先プロ
セッサの前記制御情報用バッファメモリにデータ通信要
求を送信し、前記データ転送先プロセッサは前記データ
通信用メモリ領域管理テーブルを用いてデータを受信す
るデータ通信用メモリの領域を決定して、前記データ転
送側プロセッサはデータ転送先プロセッサの制御情報用
バッファメモリにデータ通信許可を送信し、これに基づ
いて前記データ転送側プロセッサは前記データ転送先プ
ロセッサのデータ通信用メモリ領域にデータを転送する
ことを特徴とするデータ通信方式によって達成される。

［作用］ 本発明に係るデータ通信方式においては、上述の如く、
データ転送元プロセッサでは、制御情報用バッファメモ
リを介してデータ転送先プロセッサのデータ通信要求を
送信した後、データ通信許可通知による割り込み発生を
待ち、データ転送先プロセッサでは、上述のデータ通信
要求を受信すると、データ通信用メモリ領域管理テーブ
ルを用いてデータ通信用メモリの領域を動的に割当て、
制御情報用バッファメモリを介してデータ転送元プロセ
ッサに通信許可を送信し、これにより実際にデータ転送
を開始するようにしたので、同時期に複数のプロセッサ
が一つのプロセッサにデータ転送を行うことができ、か
つ、データ転送元プロセッサはデータ通信が可能になっ
たか否かを知るために無用なシステムバスアクセスを行
う必要がなく、また、データ通信用メモリ領域をデータ
転送先プロセッサが適確に割当てられる。

これらによって、高いシステム処理効率を得ることが可
能なデータ通信方式を実現できる。

〔実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第２図は、本発明の一実施例における構成を示す図であ
る。図において、１０−］，　ｔｏ−２，・・・・はプ
ロセッサ、２０は各プロセッサ１０を相互に接続するシ
ステムパスを示している。各プロセッサ１０内の１１は
ＣＰＵ（中央処理装置）、ｌ２はＣＰＵＩＩのプログラ
ムおよびデータを格納する個別メモリ、１３はＣＰｕｌ
ｌに直接接続された内部バス、１４はＣＰＵＩＩおよび
システムバス２０を介して他のプロセッサ１０からアク
セス可能なデータ通信用メモリを示している。また、ｌ
６はデータ通信用メモリ１４の領域管理のためのデータ
通信用メモリ領域管理テーブルであり、内部バス１３を
介してＣＰＵＩＩが自由にアクセスできる。１５はＣＰ
ＵＩＩがシステムバス２０をアクセスする際の内部バス
１３とシステムバス２０との接続制御，データ通信用メ
モリ１４に対するＣＰＵｌｌからとシステムバス２０か
らのアクセスの調停接続制御を行うバス接続および調停
回路である。

１７はプロセッサ間でデータ通信を行う際に必要な制御
情報を交換するための制御情報用バッファメモリで、Ｃ
　Ｐ　Ｕｌｌが読み出しを、他のプロセッサ１０がシス
テムバス２０を介して書き込みを行うことができる。ま
た、制御情報用バッファメモリ】７は、他のプロセッサ
１０から書き込まれた情報が内部に存在するとき、ＣＰ
ＵＩＩに対して割り込みを発生する。

第３図は、上述のデータ通信用メモリ領域管理テーブル
１６の構成を説明するための図である。データ通信用メ
モリ領域管理テーブル１６は、図に示す二つのテーブル
、すなわち、メモリ領域ポインタテーブル１６−１と、
メモリ領域ビットマップテーブルｌ６−２から構成され
る。メモリ領域ポインタテーブル１６−１には、占有さ
れている複数の領域の各々のデータ通信用メモリ上での
開始アドレスと領域のサイズが記憶される。メモリ領域
ビットマップテーブル１６−２には、データ通信用メモ
リを領域管理の最小単位である一定サイズのブロックに
分けたときに、各ブロックが占有されているか否かを示
す１ビットのフラグが格納される。

第３図は、このブロックの大きさを２５６バイトとして
領域管理を行った場合を示している。すなわち、第一の
占有領域はＯＯＯＯＨ番地から、ＯＩＯＯＨバイト、第
二の占有領域は０３００Ｈ番地から、０３００８バイト
、第三の占有領域は０８００８番地から、０２００８バ
イト、の領域を占めていることを示している。ここで、
■は１６進表現であることを示す。

第４図は、制御情報用バッファメモリ１７の構成を示す
ものである。図において、１７−１は制御情報用ＦＩＦ
Ｏバッファメモリで、システムバス２０からデータ入力
線（ＤＡＴＡ　ＩＮ）１７−２を通して書き込まれた制
御情報は到着順に内部に蓄えられ、最も早く到着したも
のから順にデータ出力線（ＤＡＴＡ　ＯＵＴ）１７−３
を通して内部バス１３に読み出される。１７−４は制御
情報用ＦＩＦＯバッファメモリ１７−１内の制御情報の
有無を示すイグジスト信号（！ＥＸＩＳＴ）、内部バス
１３の割り込み要求線に接続されており、内部に制御情
報が存在するときに活性化されて、内部バス１３を経由
してＣＰｌｊｌ＋に割り込みを発生する。

また、ｌ７−５は制御情報用ＦＩＦＯバッファメモリ１
７１に、あるプロセッサｌＯがシステムバス２０を通し
て制御情報を書き込み中であることを示すビジー信号（
ＢＵＳＹ）で、その値を他のプロセッサ１０がシステム
バス２０を経由して読み取ることができる。この信号は
、あるプロセッサＩＯが制御情報の最初の語を書き込ん
だときに活性化され、制御情報の最後の語を書き込んだ
ときに、非活性化される。また、制御情報用ＦＩＦＯバ
ッファメモリ１７−１に新たな制御情報を書き込む余地
が無い場合にも活性化される。

第５図は、制御情報用バッファメモリ１７を用いて交換
される制御情報のフォーマットを説明する図である。図
中、４１，　４２．　４３はそれぞれ、三種の制御情報
を表わしている。これらの制御情報はいずれも４語から
成っており、第１語は制御情の種別を識別するために用
いられる。

４１は転送元プロセッサが転送先プロセッサに送る通信
開始要求を表わす制御情報（以下、「通信開始要求」と
いう）である。この制御情報の第１語には制御情報種別
１、第２語には転送元プロセッサＩＤ、第３語には転送
先プロセッサの通信用メモリ上で占有したい領域のサイ
ズが設定される。第４語はダミーデータである。４２は
転送先プロセッサが転送元プロセッサに送る、通信用メ
モリが書き込み可能になったことを表わす制御情報（以
下、［通信用メモリ書込可制御情報Ｊという）である。

この制御情報の第１語には制御情報種別２、第２語には
転送先プロセッサＩＤ、第３語には書き込み可能な領域
の開始番地、第４語には書き込み可能な領域のサイズが
設定される。４３は転送元プロセッサが転送先プロセッ
サに送る、通信用メモリへの書き込みが完了したことを
表わす制御情報（以下、［通信用メモリ書込完制御情報
」という）である。上述の制御情報の第１語には制御情
報種別３、第２語には転送元プロセッサＩＤ、第３語に
は書き込んだデータのサイズ、第４語には更に転送を継
続するか否かを示すフラグが設定される。

以下、本実施例の動作について、説明する。

第１図は、本実施例におけるデータ通信の動作を示すフ
ローチャートである。始めに、転送元プロセッサ（プロ
セッサＩＤ＝１）は、転送先プロセッサ（プロセッサＩ
Ｄ＝４）に、第５図に示した通信開始要求制御情報４１
を送る。すなわち、転送先プロセッサの制御情報用バッ
ファメモｊ月７に、制御情報種別１＝１，転送元プロセ
ッサＩ　Ｄ＝　１　，要求領域サイズ，ダミーデータの
４語から成るデータを書き込む。このとき、要求領域サ
イズは、これから転送しようとするデータの量に応じて
適当に設定して良い。例えば、転送しようとするデータ
の量を、そのまま要求領域サイズとしても良い。転送元
プロセッサは、通信開始要求を送信した後、転送先プロ
セッサから通信用メモリ書き込み可制御情報が送られて
割り込みが発生するまで他のジョブを行うことができ、
データ転送が可能になったことを知るために、バスアク
セスを行う必要はない。

転送元プロセッサでは、制御情報用バッファメモリｌ７
に書き込みが行われたことによって、ＣＰｔＪＩＩに対
して割り込みが発生し、受信した制御情報が通信開始要
求であることから、後述する手順に従って、通信用メモ
リの領域確保が行われる。

このとき、通信開始要求に含まれる要求領域サイズが通
信用メモリ全体の容量に比べて充分小さい場合には、要
求領域サイズに等しい大きさの領域を確保するようにし
、そうでない場合には、通信用メモリの使用状況および
通信の頻度から、要求領域サイズよりも小さい適当な大
きさの領域を確保するようにして、他のプロセッサから
の転送要求にも応じられるようにしておく。

領域確保を行った後、転送先プロセッサは、第５図に示
した通信用メモリ書込可制御情報４２を、転送元プロセ
ッサに送る。すなわち、転送元プロセッサの制御情報用
バッファメモリ１７に、制御情報種別＝２，転送先ＩＤ
＝４，確保した領域の開始番地，確保した領域のサイズ
の４語から成るデータを書き込む。その後、転送先プロ
セッサは、転送元プロセッサから通信用メモリ書込完制
御情報が送られて割り込みが発生するまで他のジョブを
行うことができる。

転送元プロセッサでは、制御情報用バッファメモｉ月７
に書き込みが行われたことによってＣＰＵ１１に対して
割り込みが発生し、受信した制御情報が通信用メモリ書
込可制御情報であることから、この通信用メモリ書込可
制御情報で指定された転送先プロセッサの通信用メモリ
内の領域にデータを書き込む。転送したい全データ量要
指定された領域サイズより大きい場合は、領域サイズ分
のデータを書き込んだ後、第５図に示した通信用メモリ
書込完制御情報４３を転送先プロセッサに送る。

すなわち、転送先プロセッサの制御情報用バッファメモ
リ１７に、制御情報種別＝３，転送元ＩＤ一ｌ，書き込
んだデータ量，継続有の４語から成るデータを書き込む
。ここで、制御情報中の継続有無フラグを「有」に設定
して、更に、転送を継続したいことを表わす。その後、
転送元プロセッサは、転送先プロセッサから次の通信用
メモリ書込可制御情報が送られて割り込みが発生するま
で他のジョブを行うことができる。

転送先プロセッサでは、制御情報用バッファメモリｌ７
に書き込みが行われたことによってＣＰＵ１１に対して
割り込みが発生し、受信した制御情報が通信用メモリ書
込可制御情報であることから、通信用メモリに書き込ま
れたデータに対して処理を行う。この処理は、その結果
通信用メモリに書き込まれたデータが不必要になるよう
なもので、例えば、書き込まれたデータを個別メモリ踵
に移すといったものである。

処理が完了した後、転送先プロセッサは、先程受信した
通信用メモリ書込完制御情報中の継続有無フラグが「有
」であったので、次の通信用メモリ書込可制御情報を転
送元プロセッサに送る。このとき、通信用メモリ書込可
制御情報中の領域開始番地および領域サイズは、前回の
通信用メモリ書込可制御情報・のちのと同じものを設定
する。その後、転送先プロセッサは、転送元プロセッサ
から通信用メモリ書込完制御情報が送られて割り込みが
発生するまで他のジョブを行うことができる。

以上の動作を繰り返し、転送元プロセッサの転送したい
データの残り量が転送先プロセッサで確保した通信用メ
モリの領域サイズ以下になった場合、転送元プロセッサ
は残りのデータを転送先プロセッサの通信用メモリに書
き込んだ後、継続有無フラグを「無ノに設定した通信用
メモリ書込完制御情報を転送先プロセッサに送る。

転送先プロセッサでは、この制御情報を受信すると、通
信用メモリに書き込まれたデータに対して処理を行った
後、後述する手順によって確保していた通信用メモリの
領域を解放する。

上述の動作は、他の転送元プロセッサが時間的に重複し
て同一の転送先プロセッサに対して行うことができる。

例えば、プロセッサＩＤＩとプロセッサＩＤ２のプロセ
ッサが時間的に重複してプロセッサＩＤ４のプロセッサ
にデータを転送することができる。このとき、それぞれ
のデータ転送で使用されるＭ＃情報の送受信は、後述す
る方法によって、互いに混じり合うことがないように行
われる。また、それぞれの転送元が使用する通信用メモ
リの領域も後述する方法によって、互いに重ならないよ
うに確保される。

次に、前述の制御情報の送受信動作について説明する。

第６図は，制御情報送信側プロセッサが受信側プロセッ
サの制御情報用バッファメモ１月７に制御情報を書き込
む動作を説明するための図である。

初期状態では、プロセッサの制御情報用バッファメモ１
月７のビジー信号ｌ７〜５は非活性状態にあり、バッフ
ァメモリに対する制御情報の送信が可能であることを示
している。

制御情報送信側プロセッサは、まず、ビジー信号ｌ７−
５の値を読み出し、もし、活性状態であった場合には非
活性状態になるまで読み出しを繰り返す（ステップ６１
）。非活性状態であった場合には制御情報の第１語の書
き込みを行う（ステップ６２）。

これによりとジー信号１７−５は活性状態になり、他の
プロセッサが同時に同一の制御情報用バッファメモ１月
７に制御情報を書き込むことを禁止する。

また、上述のビジー信号１７−５の読み出しと制御情報
の第ｌ語の書き込みは、システムバス２ｏ上で不可分の
バスサイクルとして行われ、同時に二つ以上のプロセッ
サが非活性状態のビジー信号ｌ７−５を読み出すことを
防止している。

続いて、送信側プロセッサは制御情報の第２語〜第４語
の書き込みを行い（ステップ６３〜６５）、制御情報の
送信を終了する。一方、制御情報用バッファメモリｌ７
では、第４Ｍが書き込まれた後、更に他の制御情報を書
き込むための空き領域が有るか否かを調べ（ステップ６
６）、有る場合にはビジー信号ｌ７−５を非活性状態に
戻して、他の制御情報の送信が可能であることを示す。

無い場合にはビジー信号１７−５を活性状態に保ち、空
き領域ができるのを待つ。

なお、実際には、上述の如く、制御情報用バッファメモ
リ１７に空き領域がなくなって、制御情報送信側プロセ
ッサが、ビジー信号１７−５が非活性状態になるまで読
み出しを繰り返す状況は、殆んど無い。何故ならば、制
御情報用バッファメモリｌ７に制御情報が存在する場合
には、以下に述べる如く、受信側プロセッサではＣＰＵ
に対して即座に割り込みが発生して割り込み処理が開始
され、これによって制御情報が最優先で読み出されて、
制御情報用バッファメモリｌ７に新たな制御情報を書き
込むことが可能となるためである。

また、制御情報は、萌述の如く、高々４語から成るため
、これを読み出すための時間は、実際のデータ転送に費
される時間に比べれば極くわずかである。従って、上述
のビジー信号ｌ７−５のチェックのために無用なアクセ
スが繰り返されることは殆んどないと考えて良い。

第７図は、制御情報受信側プロセッサにおいて、ＣＰＵ
ＩＩが制御情報用バッファメモリ１７から制御情報を読
み出す動作を説明するための図である。

初期状態では、プロセッサの制御情報用バッファメモリ
１７のイグシスト信号１７−４は非活性状態にあり、バ
ッファメモリ内に制御情報が無いことを示している。

制御情報が上で説明した書き込み動作によって他のプロ
セッサから制御情報用バッファメモリｌ７に書き込まれ
ると（ステップ７２）、イグシスト信号１７−４は活性
状態となり（ステップ７３）、ＣＰＬＩＩＩに対して割
り込みが発生する。これによりＣＰＵＩＩは割り込み処
理を開始し（ステップ７５）、制御情報用バッファメモ
リ１７から４語の制御情報を読み出す（ステップ７６〜
７日）。なお、この場合、制御情報用バッファメモリ１
７はＦＩＦＯメモリによって構成されているので、最も
早く書き込まれた制御情報が読み出される。

制御情報用バッファメモリ１７では、制御情報の第１語
が読み出されたことによって、Ｃ　Ｐ　ＵＮが割り込み
を検知したことを知り、イグジスト信号ｌ７−４を非活
性状態に戻す（ステップ７４）。更に、第４語の読み出
しが完了した後、他の制御情報がバッファ内に有るか否
かを調べ、有る場合には上記の動作を繰り返す。無い場
合にはイグジスト信号１７−４を非活性状態に保って待
機する。

次に、通信用メモリ１４の領域の確保および解放の動作
について説明する。

領域確保を行う場合、ＣＰＵＩＩは、第３図に示したメ
モリ領域ビットマップテーブル１６−２を調べて、確保
したい領域の大きさに相当する連続する”　ｏ　”の列
を探す。これが見つからない場合には、連続する”　ｏ
　”の列で最長のものを探す。次に、見つかった”　ｏ
　”の列を゛″１゜′の列で置き換えて領域が占有され
たことを示すとともに、メモリ領域ポインタテーブル１
６−１に、確保した領域の開始アドレスとサイズを書き
込む。

領域解放を行う場合、Ｃ　Ｐ　Ｕｌ１は、メモリ領域ポ
インタテーブルｌ６−１を調べて、解放する領域のアド
レスから領域のサイズを求める。そして、メモリ領域ビ
ットマップテーブル１６−２の、対応する部分の゛ビの
列を゛０′゜の列で置き換えて、領域が空いていること
を示す。

上記実施例によれば、マルチプロセッサシステムで、各
プロセッサに設けたデータ通信用メモリを用いてプロセ
ッサ間のデータ通信を行うようにしたデータ通信方式に
おいて、同時期に複数のプロセッサが一つのプロセッサ
にデータ転送を行うことができ、かつ、データ通信用メ
モリ領域獲得のためのシステムバスに対する無用なアク
セスを抑え、また、データ通信用メモリの領域利用効率
の高いデータ通信方式を実現できるという効果が得られ
る。

なお、上記実施例は本発明の一例を示すものであり、本
発明はこれに限定されるべきものではないことは言うま
でもない。例えば、上記実施例において、制御情報用Ｆ
ＩＦＯバツファメモリ１７−１の容量は、一組の制御情
報を格納できる大きさ以上であれば良い。また、通信用
メモ１月４の領域管理については、メモリ領域ポインタ
テーブル】６−１と、領域ビットマップテーブルｌ６−
２を用いる方法を示したが、複数の任意のサイズのメモ
リ領域の動的な確保および解放が行える方法であれば、
他のどのような方法を用いても良い。

更に、領域サイズを固定長にして、動的領域管理の方法
を単純化した場合には、通信用メモリの利用効率は若干
低下するが、その他の効果を減ずることなく本発明の思
想を利用することが可能である。

［発明の効果］ 以上、詳細に説明した如く、本発明によれば，データ転
送元プロセッサでは、制御情報用バツファメモリを介し
てデータ転送先プロセッサのデータ通信要求を送信した
後、データ通信許可通知による割り込み発生を待ち、デ
ータ転送先プロセッサでは、上述のデータ通信要求を受
信すると、データ通信用メモリ領域管理テーブルを用い
てデータ通信用メモリの領域を動的に割当て、制御情報
用バッファメモリを介してデータ転送元プロセッサに通
信許可を送信し、これにより実際にデータ転送を開始す
るようにしたので、複数のプロセッサをシステムバスに
より結合したマルチプロセッサシステムで、各プロセッ
サに設けたデータ通信用メモリを用いてプロセッサ間の
データ通信を行うようにしたデータ通信方式において、
同時期に複数のプロセッサが一つのプロセッサにデータ
転送を行うことができ、かつ、データ通信用メモリ領域
獲得のためのシステムバスに対する無用なアクセスを抑
え、また、データ通信用メモリの領域利用効率の高いデ
ータ通信方式を実現できるという顕著な効果を奏するも
のである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ通信の動作を
示すフローチャート、第２図は実施例の構成を示す図、
第３図はデータ通信用メモリ領域管理テーブルの構成を
説明するための図、第４図は制御情報用バッファメモリ
の構成を示す図、第５図は制御情報用バッファメモリを
用いて交換される制御情報のフォーマットを説明する図
、第６図は制御情報送信側プロセッサが受信側プロセッ
サの制御情報用バツファメモリに制御情報を書き込む動
作を説明するための図、第７図は制御情報受信側プロセ
ッサにおいてＣＰＵが制御情報用バッファメモリから制
御情報を読み出す動作を説明するための図、第８図は従
来技術の一例を示す構成図、第９図は従来技術における
データ通信用メモリの領域管理方式を説明するための図
である。 １０−１，　ｔｏ−２，・・・・：プロセッサ、ｌ１：
ｃＰＵ、１２個別メモリ、１３，内部バス、１４・デー
タ通信用メモリ、ｌ５，バス接続および調停回路、１６
　　データ通信用メモリ領域管理テーブル、＋６−１　
：メモリ領域ポインタテーブル、＋６−２　：メモリ領
域ビットマップテーブル、ｌ７．制御情報用バツファメ
モリ、Ｉ７−１・制御情報用ＦＩＦＯバツファメモ１ハ
１フー２；デ−タ入力線、＋７−３　：データ出力線、
１７−４・イグジスト信号、＋７−５　：ビジー信号、
２０：システムバス、４１：通信開始要求、４２・通信
用メモリ書込可制御情報、４３．通信用メモリ書込完制
御情報。 第 １ 図 第 ４ 図 １３ 内部バス システムノ《ス 第 ６ 図 第 ７ 図 第 ９ 制御レジスタ ＩＤ記憶レジスタ データ通信用メモリ

Claims (1)

【特許請求の範囲】
1. （１）複数のプロセッサをシステムバスにより結合した
   マルチプロセッサシステムであって、前記複数のプロセ
   ッサの各々が、内部の中央処理装置と前記システムバス
   の双方からアクセス可能なデータ通信用メモリを有し、
   該データ通信用メモリを介して前記複数のプロセッサが
   相互にデータ通信を行うマルチプロセッサシステムにお
   けるデータ通信方式において、前記複数のプロセッサの
   各々に、他のプロセッサからのデータ通信制御情報を受
   信して当該プロセッサ内部の前記中央処理装置に割り込
   みを発生する制御情報用バッファメモリと、前記データ
   通信用メモリの領域管理を行うためのデータ通信用メモ
   リ領域管理テーブルとを設け、データ転送側プロセッサ
   はデータ転送先プロセッサの前記制御情報用バッファメ
   モリにデータ通信要求を送信し、前記データ転送先プロ
   セッサは前記データ通信用メモリ領域管理テーブルを用
   いてデータを受信するデータ通信用メモリの領域を決定
   して、前記データ転送側プロセッサはデータ転送先プロ
   セッサの制御情報用バッファメモリにデータ通信許可を
   送信し、これに基づいて前記データ転送側プロセッサは
   前記データ転送先プロセッサのデータ通信用メモリ領域
   にデータを転送することを特徴とするマルチプロセッサ
   システムにおけるデータ通信方式。