JPH0321117A - 出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業」―の利用分野〕 この発明は、出力回路に関し、例えばＧａＡｓＭＥＳＦ
ＥＴ　（メタル・セミコンダクタ・電界効果トランジス
タ）からなり、ＥＣＬ（工≧ソタカソプルド・ロジソク
）と互換性を持つ出力信号を形戒するものに利用して有
効な技術に関するものである。

〔従来の技術〕

出力インターフェイスがＥＣＬと互換性を持ち、ＭＥ　
Ｓ　Ｆ　ＥＴのしきい値電圧偏差の影響を除去した出力
回路の例として、第４図に示すような出力バソファが、
昭和６３年電子情報通信学会春季全国大会、Ｃ２８７、
１９８８年３月において開示されている。

〔発明が解決しようとする課題〕

ＧａＡｓ半導体集積回路装置では、インターフェイス条
件として一般にＥＣＬとの互換性が検討されているが、
出力レベルが大きなプロセスバラツキを持つＧａＡｓＭ
ＥＳＦＥＴのしきい値電圧に大きく依存してしまうため
安定なＥＣＬレベルを得ることが難しい。そこで、第４
図のような回路が提案されている。

しかし、第４図に示した回路では回路素子が多くなるこ
との他、しきい値電圧のバラッキに対応して消費電流の
変動が大きいことについては何等配慮がなされておらず
、消費電力の増大や交流特性の劣化などが発生する。し
たがって、デバイスの許容範囲が狭くなり、歩留まり向
上が期待できないなどの問題が生しる。

この発明の目的は、簡単な構戒で安定した出力レヘルが
得られるＭＥＳＦＥＴからなる出力回路を提供すること
にある。

この発明の他の目的は、プロセスバラッキによる消費電
流の変動を抑えたＭＥＳＦＥＴからなる出力回路を提供
することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、入力信号を受ける差動回路における負荷抵抗
の共通化された端子と正側の電圧端子との間に抵抗手段
を設けてそこに補償電流を流し、その電圧降下分によっ
てソースフォロヮ出力ＭＥＳＦＥＴのしきい値電圧のバ
ラッキを相殺させるようにする。

〔作　用〕

上記した手段によれば、出力ＭＢＳＦＥＴにおけるしき
い値電圧のハラッキを補正するよう差動回路側でその出
力信号レベルを補正するから簡単な措或により安定した
出力信号を得ることができる。

〔実施例〕

第１図には、この発明に係るＧａＡｓ半導体集積回路に
設けられる出力回路の一実施例の回路図が示されている
。同図の各回路素子は、公知のＧａＡｓ集積回路の製造
技術によって、特に制限されないが、半絶縁性ＧａＡｓ
からなる１個の基板上において形成される。

差動形態のＭＥＳＦＥＴＱＩとＱ２の共通ソースには定
電流源１ｏが設けられる。この定電流源１ｏは負側の電
圧端子＝■に接続される。上記ＭＥＳＦＥＴＱＩとＱ２
のゲートには、人力端子ＩＮ１とＩＮ２とされる。上記
入力端子ＩＮＩとＩＮ２には差動信号が入力されること
の他、一方にのみ入力信号が供給され、他方に基準電圧
が供給される構或とされてもよい。

上記ＭＥＳＦＥＴＱＩとＱ２のドレインには、それぞれ
負荷抵抗Ｒ１とＲ２の一端が接続される。

これら負荷抵抗Ｒ１とＲ２の他端側は共通化され、抵抗
Ｒ３を介して正側の電圧端子十Ｖ、例えばＯＶのような
回路の接地電位点に接続される。

上記差動回路の出力信号は、特に制限されないが、ＭＥ
ＳＦＥＴＱ２のドレインから得られる。

この差動出力信号は、ソースフォロヮ形態の出力ＭＰ，
ＳＦＢＴＱ３のゲートに供給される。この出力ＭＥＳＦ
ＥＴＱ３のドレインは上記正の電圧端子＋Ｖに接続され
る。ＭＥＳＦＥＴＱ３のソースと内部電圧、例えば上記
負の電源電圧−■とは異なる−２Ｖのような電圧端子Ｖ
ｏとの間には終端抵抗Ｒ４が設げられる。上記ＭＥＳＦ
ＥＴＱ３のソースは出力端子ＯＵＴとされ、例えば図示
しないＥＣＬ集積回路の入力端子に伝えられる。特に制
限されないが、上記終端抵抗Ｒ４は、約５ｏΩのような
抵抗値にされる。

なお、出力ＯＵＴはワイヤード論理構威等のためにオー
プンソース構威とし、上記終端抵抗Ｒ４を外部に設ける
構或としてもよい。

このようにソースフォロヮ出力ＭＥＳＦＥＴＱ３を通し
て出力信号を得る構戒では、出力ＭＥＳＦＥＴＱ３のし
きい値電圧のハラッキがそのまま出力信号のレベル変動
として現れてしまう。

そこで、この実施例では、上述のように負荷抵抗Ｒ　１
とＲ　２の共通化された端子と正の電圧端子との間に定
電圧素子としてのレヘルシフトダイオードに代えて抵抗
Ｒ３を設けるとともに、この抵抗Ｒ３にレヘル補償用の
電流ｌｘを流す補償電流源回路ＴＧを設けるものである
。

ずなわら、出力Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　ｌ”　Ｑ　３のし
きい値電圧のバラツキにより出力レヘルがΔＶだけ低下
ずるときには、補償電流ｌｘをΔｌｘだけ減少させて抵
抗Ｒ３における電圧降下をＲ３ＸΔＩｘだけ小さくする
。これにより、出力端子ＯＵＴから出力される信号レヘ
ルは、上記しきい値電圧のバラツキΔＶが上記のＲ３Ｘ
Δｌｘにより相殺されるものとなる。

上記のような出力レヘルのしきい値電圧依存性定量的に
説明すると、以下のようになる。

出力Ｍ　Ｅ　Ｓ　Ｆ　ＥＴ　Ｑ　３のしきい値電圧をＶ
ｔｈとし、コンダクタンス係数をＫ，ＭＥＳＦＥＴＱ３
のゲー１・に供給される電圧をＶｉ、終端抵抗Ｒ４の抵
抗値を５０Ω、終端電圧ＶＯを−２Ｖとすると、出力レ
ヘルＶｏぱ、次式（１）により求められる。

Ｖ　ｏ　＝Ｖｉ−νｔｈ ＋１／ＩＯＯＫ　｛Ｌ　〔２０ＯＫ（Ｖｉ　−Ｖｔｈ＋
２）　）　””　＋　　１　１＋２．０　　　　　　　
　　　　　　・・・・・・・（】）弐（１）より、出力
レベルＶｏばしきい値電圧Ｖｔｈが滅しられる形となり
、しきい値電圧ｖｔｈにそのまま左右される。

例えばＫ＝０．１Ａ／Ｖ”　、Ｖｉ＝−０．６Ｖ、しき
い値電圧Ｖｔｈを−０．２±０．　Ｉ　Ｖずると表−１
が得られる。

したがって、しきい値電圧ｖｔｈの変動±ｏ．　ｉ　ｖ
に対して、出力レヘルＶｏは約±８　２ｍＶ変動ずるも
のとなる。

この実施例におていは、上記のような出カＭＥＳＦＥＴ
Ｑ３のしきい値電圧Ｖｔｈのバラッ４−ニ伴う出力レヘ
ルＶｏの変動分ΔＶは、その人カ信号Ｖｉを形成ずる差
動回路の抵抗Ｒ３に流す補償電流Ｉｘの調整により補償
ずるものである。

第２図には、上記補償電流ｌｘを発生ずる電流源回路■
Ｇを含む出力回路の具体的一実施例の回路図が示されて
いる。

電流源回路ＴＧは、そのゲートが定常的に負側電圧−■
に接続され、ソースに抵抗Ｒ５が設けられたＭＥＳＦ＋
Ｚ′丁’Ｑ４から構威され、ＭＥＳＦＥＴＱ４のドレイ
ン電流を上記補償電流ｌｘとするものである。

この電流源回路により形成される電流Ｉｘは、次式（２
）により求められる。

このＭＥＳＦＥ’ＦＱ４のしきい値電圧をｖｔｈとし、
コンダクタンス係数をＫｘとし、抵抗Ｒ５の抵抗値をＲ
ｘとする。

Ｉ　ｘ＝Ｋｘ　（　−　１　ｘＲｘ−Ｖｔｈ）　２・・
・１２１この式（２）から、しきい値電圧ｖｔｈが深い
ほど補償電流ｌｘの電流値は大きくなり、電流ｌｘによ
る抵抗Ｒ３における電圧降下を大きくする。すなわち、
しきい値電圧ｖｔｈが深《なるに従い、出力レベルＶｏ
のレベルは正の電圧側＋Ｖにレヘルシフ１・する。この
レヘルシフ１・分を上記抵抗Ｒ　３における電圧降下分
の増加により相殺さ−Ｕる。逆に、しきい値電圧ｖｔｈ
が浅くなると、電流ｌｘは小さくなる。すなわち、しき
い値電圧ｖｔｈが浅くなるに従い、出力レヘルＶｏのレ
ヘルば負の電圧側Ｖにレヘノレシフトする。このレヘノ
レシフト分を」二記抵抗Ｒ３におＵる電圧降下分の減少
により相殺させる。抵抗Ｒ５　　（Ｒｘ）ば、ＭＥＳＦ
ＥＴＱ／１のゲーＩ・ハイアス電圧を調整する帰還抵抗
とし゜Ｃ作用し、この抵抗値を適当に設定することによ
り、上記電流ｌｘを最適に調整して上記のようなしきい
値電圧ｖｔｈのバラツキによる出力レヘルの変動を相殺
させることができる。

第３図には、上記ｉｌ＋及び（２）により求めたＥ　Ｃ
　Ｌ出力レベルの抵抗Ｒ３の依存性を示す。

ここでは、ＭＥＳＦＥＴのしきい値電圧Ｖｔｈを０．２
±０．ＩＶ、抵抗Ｒ５の抵抗値を３００Ω、ＭＥＳＦＥ
ＴＱ４のコンダクタンス係数値を２　０．８ｍＡ／Ｖ２
、ＭＥＳＦＥＴＱ３のコンダクタンｑ １０ ス係数値を１００ｒｒ＋Ａ／Ｖ２として算出したもので
ある。

抵抗Ｒ３の抵抗値を５１５Ωとしたとき、出力端子ＯＵ
Ｔの出力ハイレベルは、−０．９２３±７ｍＶとなり、
しきい値電圧ｖｔｈのバラッキには殆ど依存しない。ま
た、ＭＥＳＦＥＴのしきい値電圧ｖｔｈのパラツキに限
って説明したが、抵抗のバラツキ、ＭＥＳＦＥＴのコン
ダクタンス係数のバラツキなどの素子バラッキに対して
も有効に作用する。

以上の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）入力信号を受ける差動回路における負荷抵抗の共
通化された端子と正側の電圧端子との間に抵抗手段を設
けて補償電流を流し、その電圧効果分によってソースフ
ォロワ出力ＭＥＳＦＥＴのしきい値電圧のバラツキを相
殺させるようにする。この構成では、出力ＭＥＳＦＥＴ
におけるしきい値電圧のバラッキを補正するよう差動回
路側でその出力信号レベルを補正するから簡単な構或に
より安定した出力信号を得ることができるという効果が
得られる。

（２）上記（｛）により、Ｍ　Ｅ　Ｓ　Ｆ　Ｂ　Ｔのし
きい値電圧の変動に対する消費電流の変動も小さく抑え
られるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本願発明は前記実施例に限定される
ものではな《、その要旨を逸肌しない範囲で種々変更可
能であることはいうまでもない。例えば、差動回路とソ
ースフォロヮ形態の出力回路との間に、例えば出力回路
のクロソク能力向上を目的とするような中間バソファ回
路を設ける構或としてもよい。この中間バソファ回路の
出力信号にＭＥ　Ｓ　Ｆ　ＥＴのしきい値電圧のハラッ
キが生じるなら、上記中間バソファとソースフォロワ出
力回路との総合的な出力レベルの変動分を、上記抵抗Ｒ
３と補償電流Ｉｘにより相殺させるようにすればよい。

ＭＥＳＦＥＴのしきい値電圧に対応した補償電流を形成
する回路は、第２図に示しような回路のｌ１ １２ のように同一半導体集積回路に構威されるＭＥＳＦＥＴ
等のしきい値電圧を利用するもの等種々の実施例形態を
採ることができるものである。

この発明におけるＭＥＳＦＥＴは、ＧａＡｓ基板−ヒに
形成されるもの他、Ｓｉ基坂上に形成されるＧａＡｓＦ
ＥＴ等広い意味での使われるものである。

この発明に係る出力回路は、ＢＣＬレベルの互換性を持
つ出力信号を形成するもの他、ＭＥＳＦＥＴのしきい値
電圧に依存しない安定したレベルの出力信号を形成する
出力回路として広く利用することができるものである。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれは、下記の通りである
。すなわち、入力信号を受ける差動回路における負荷抵
抗の共通化された端子と正側の電圧端子との間に抵抗手
段を設けて補償電流を流し、その電圧効果分によってソ
ースフォロヮ出力ＭＥＳＦＥＴのしきい値電圧のバラッ
キを相殺させるようにする。この構戒では、出力ＭＥＳ
ＦＥＴにおけるしきい値電圧のバラッキを補正するよう
差動回路側でその出力信号レベルを補正するから簡単な
構或により安定した出力信号を得ることができる。

【図面の簡単な説明】

第１図は、この発明に係る出力回路の一実施例を示す回
路図、 第２図は、補償電流を形成する電流源回路を含む出力回
路の具体的一実施例の回路図、第３図は、出力レベルと
抵抗Ｒ３の依存性を示す特性図、 第４図は、従来の出力回路の一例を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 １、差動形態のＭＥＳＦＥＴと、その共通ソースに設け
   られた定電流源と、上記ＭＥＳＦＥＴのドレインに一端
   が接続された負荷抵抗手段と、上記負荷抵抗の共通化さ
   れた他端側と正側の電圧端子との間に設けられた抵抗手
   段と、上記一方の差動形態のＭＥＳＦＥＴのドレイン出
   力を受けて出力電圧を形成するソースフォロワ出力ＭＥ
   ＳＦＥＴと、上記正の電圧端子と負荷抵抗との間に設け
   られた抵抗手段に上記出力ＭＥＳＦＥＴにおけるしきい
   値電圧のバラツキを相殺させるような補正電流を流す電
   流源回路とを含むことを特徴とする出力回路。 ２、上記補正電流を形成する電流源回路は、そのゲート
   に定常的に一定電圧が供給され、そのソースに抵抗手段
   が設けられ、そのドレイン電流を出力とするＭＥＳＦＥ
   Ｔからなるものであることを特徴とする特許請求の範囲
   第１項記載の出力回路。 ３、上記出力回路は、ＥＣＬレベルに適合したレベルの
   出力信号を形成するものであることを特徴とする特許請
   求の範囲第１又は第２項記載の出力回路。