JPH0321109A - 保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、保護回路、さらには電子口路の素子を破壊か
ら保護する回路に適用して右効な！ｋ術に関するもので
、例えば半導体集積ｆｆｌ路装ｉｒｔ化されたオーディ
オ用パワーアンプやモータ暉動回路の出力１〜ランジス
タ保護団路に利用してイｆ効な技術に関するものである
。

［従来の技術］ 例えばオーディオ用パワーアンプあるいはモータ駆動回
路などが集積形戊された半導体集積口路装置では、その
出力部をなす増幅素子を【１荷ショー１〜などの異常状
態から保護するために保護Ｍ路が設けられる。

従来のこの種の保護回路は、上記増幅回路の動作環境が
安全動作領域（ＡＳ○領域）を越えるような異常状態が
生したか否かを検出する異’）Ｉｔ’検出部（ＡＳ○検
出部）と、この異名（′検出部の検出状態に応して同−
容量素子の允電と放電を行う時′）ヒ数回路と、」二記
容量素子の電位を高低２つのしきい値で検出するヒステ
リシス回路と、このヒステリシス回路の検出状態に応し
て上記増幅素子の破壊回避動作を行う制御回路とを有し
、異常検出部が異常状態を検出したときには、」二記容
量素子を充電（または放電）させて、その容量素子の電
位が高い方のしきい値（または低い方のしきい値）を通
過したときに、上記増幅素子を非動作状態にする破壊回
路動作を行わせる一方、異常検出部が異常状態を検出し
なくなったときには、上記容量素子を放電（または充電
）させて、その容量素子の電位が低い方のしきい値（ま
たは高い方のしきい値）を通過したときに、上記破壊回
避動作を解除させることか行われていた（例えば、特公
昭６２−７７２２号公報、ＣＱ出版社発行「実用電子回
路ハンドブック３Ｊ２７３頁（安全動作領域）参照）。

［発明が解決しようとする課題コ しかしながら、上述した技術には、次のような問題のあ
ることが本発明者らによって明らかとされた。

すなわち、電子回路内の素子の破壊強度を高めるために
は、異常が検出されてから破壊回避動作が行われるまで
の開始時間をできるだけ短くするとともに、異常が検出
されなくなってから破壊回避動作が解除されるまでの復
帰時間をある程度長くして、異常発生時に増幅素子が異
常な動作環ＪｆＵ下におかれる時間をできるだけ短くす
る必要がある。

ところが、上述した保護回路では、」二記開始時間と」
二記復帰時間が共に、同一の容量素子の充電時間と放電
時間とによって設定されるようにね・っている。このた
め、開始時間だけを一方的に短くすることは困難であっ
た。

上述した問題を解消するための手段としては、開始時間
を設定する容量素子と復帰時間を設定する容量素子とを
別々に設けることが考えられる，，しかし、このために
は、容量素子が２つ必要になって、半導体集積回路装置
においては外付部品が増えてしまうなど、別の問題が生
じる。

＝３− 本発明の目的は、単一の容量素子でもって、異常発生時
における破壊回避動作の高速化と、異常解消時における
正常復帰動作時間の適正化とを両立させやすくし、これ
によって半導体集積回路装置の外付部品を増やしたりす
ることなく、電子回路内の素子の破壊強度を高められる
ようにするという技術を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては，本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段コ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、電子回路内の素子を破壊させるような異常状
態を検出したときに保持回路をセットさせるとともに、
この保持回路のセット状態によって上記素子の破壊回避
動作を行わせる一方、上記保持回路のセット状態によっ
て容量の充放電を開始させ、このときの容量素子の電位
に応答して上記保持回路をリセットさせるというもので
ある。

４ ［作用］ 上記した手段によれば、異常が検出されたときには、保
持回路のセット動作によって破壊回避動作を瞬時に行わ
せることができる一方、異常が検出されなくなってから
破壊回避動作が解除されるまでの復帰時間については、
容量素子の充放電時間によって単独で設定することがで
きる。

これにより、単一の容量素子でもって、異！発生時にお
ける破壊回避動作の高速化と、異常解消時における正常
復帰動作時間の適正化とを両立させやすくし、これによ
って半導体集積回路装置の外付部品を増やしたりするこ
となく、電子口路内の素子の破壊強度を高めるという目
的が達成される。

［実施例コ 以下、本発明の好適な実施例を図面に基づいて説明する
。

なお、各図中、同一符号は同一あるいは相当部分を示す
。

第１図は本発明に技術が適用された保護回路の−実施例
を示す。

同図に示す保護回路は、オーディオ用パワーアンプが集
積形戊されたモノリシック型の半導体集積回路装置に形
成されていて、１はパワーＩ−ランジスタＱｌ，Ｑ２に
よる出力部、２は出力部］を暉動するドライバー段、３
は出力負荷ＲＬのショー１一などによって上記パワー１
〜ランジスタＱ１，Ｑ２の動作環境が安全動作領域（Ａ
Ｓ○）を越えるような異常状態が生したか否かを検出す
る異常検出回路、４は異常検出回路３が異常状態を検出
したときにセットされる保持回路、５は保持回路４のセ
ット状態によって上記パワー１・ランジスタＱｌ，Ｑ２
の破壊回避動作を行う制御回路、６は保持回路４のセッ
１・状態によって容量素子Ｃ　］．　０１の充放電を行
う時定数回路、７は容量素子Ｃ１０１を外付けずるため
の外部端子ピン、８は時定数回路６をなす容量素子Ｃ１
０１の電位Ｖｃに応答して上記保持回路４をリセソＩ〜
させる復帰回路である。

ここで、保持回路４は、Ｎ　Ｏ　Ｒ型の論理ゲー１へを
用いたＲ−Ｓ型のフリノブフロツプによって構戊されて
いる。この保持回路４は、定常時にはりセノ１・状態に
あるが、異名（′検出回路３の出力（Ａ）が異常検出状
態であるハイ（高レベル）にｆＪ〕ることによって、セ
ソＩ〜状態になる。

制御回路５は、バイボーラ１〜ランジスタＱ　］．．　
０工および入カバノファ抵抗Ｒ１０２によって構成され
る。１ヘランシスタＱＩＯＩは、保持回路４がセット状
態になって、その保持出力（Ｃ）がハイ（高レベル）に
なると、オン廓動される。このｌ−ランジスタＱＩＯＩ
がオン邸動されると、出力１一ライハ段２の１・ライブ
信号がバイパスされて、パワートランジスタＱｌ，Ｑ２
を強制的にオフ状態にする。これによって、Ｑｌ，Ｑ２
の破壊回避動作が行われる。

時定数回路６は、外部端子ピン７に接続された容量素子
Ｃ１０１、この容量素子Ｃ１０１を電源電位Ｖｃｃに接
続する抵抗Ｒ１０３、−Ｉ二記容量素子ＣＩＯＩの放電
経路を形或するバイポーラ１〜ランジスタＱ１０２およ
び入力ハソファ抵抗１０２７ によって構成される。１〜ランジスタＱ１０２は、保持
回路４の保持出力（Ｃ）がセット状態になって、その保
持出力（Ｃ）がハイ（高レベル）になると、オン邸動さ
れる。このトランジスタＱＩＯ２がオン邸動されると、
容量素子Ｃ１０１の電位Ｖｃが放電によって下降するよ
うになる。

復帰回路８は，抵抗Ｒ１０４，Ｒ１０５およびパイポー
ラトランシスタＱ１０３によって構成される。ｌ一ラン
ジスタＱ１０３は、容量素子ＣＩＯ］の電位Ｖｃが抵抗
Ｒ４０４．Ｒ１０５などによって定められる所定のしき
い値以上のときにオン馳動される。このトランジスタＱ
１０３のオンまたはオフによって、］一記保持回路４の
リセット入力（Ｂ）にロウ（低レベル）またはハイ（高
レベル）が与えられる。この場合、容量素子ＣＩＯＬの
電位Ｖｃが、抵抗Ｒ］．０４．，Ｒ１０５などによって
定められる所定のしきい値よりも下がると、保持回路４
は、トランジスタＱ１０３によって与えられるリセット
入力（Ｂ）がロウからハイに切り換わることによって、
リセット状態に復帰させ８ られる。

次に、動作について説明する。

第２図は、第１図に示した保護回路の各部における動作
波形を示す。

第ｌ図および第２図において、先ず、出力部１のパワー
１一ランジスタＱｉ，Ｑ２が安全動作領域内にある正常
状態では、異常検出回路３の出力（Ａ）がロウ、保持回
路４の保持出力（Ｃ）はりセノ１・状態である日ウ、１
一ランジスタＱＩＯ王才；よびＱ１０２はそれぞれオフ
状態，］〜ランジスタＱｌ○３はオン状態、保持回路４
のリセソ１〜入力（Ｂ）はロウとなっている。

ここで、出力部↓のパワー１〜ランジスタＱｌ，Ｑ２に
異常な電流が流れて、Ｑｌ，Ｑ２が安全動作領域を越え
るおそれが生しると、異柑検出回路３の出力（Ａ）がロ
ウからハイになって、保持回路４の出力（Ｃ）がロウか
らハイに反転する。これにより、制御回路５の１−ラン
ジスタＱ１０」がオン廓動されて、Ｑｌ，Ｑ２の破壊回
避動作が行この制御回路５の破壊回避動作によって、異
常検出回路３の出力（Ａ）は直ちにハイがらロウに戻る
。しかし、保持回路４の出力（Ｃ）がハイに保持されて
いることによって、制御回路５の破壊回避動作は持続さ
せられる。

一方、上記破壊回避動作とともに、時定数回路６のトラ
ンジスタＱ１０２がオン邸動されて、容量素子Ｃ１０１
の放電が開始される。これにより、容量素子ＣＩＯＩの
電位Ｖｃが下降し始める。

下降を開始した容量素子ＣＩＯ１の電位Ｖｃがしきい値
よりも下がると、復帰回路７のトランジスタＱ１０３が
オン状態からオフ状態になって、保持回路４のリセット
入力（Ｂ）がロウからハイになる。これにより、保持回
路４の出力（Ａ）はハイからロウに復帰する。この復帰
によって、制御回路５のトランジスタＱ１０１はオンか
らオフに復帰し、破壊回避動作が解除される。これとと
もに、時定数回路６のトランジスタＱ１０２もオンから
オフに復帰する。

時定数回路６のトランジスタＱ１０２がオンからオツに
復帰すると、容量素子ＣＩＯＬは放電状態から充電状態
になる。この充電状態になった容量素子Ｃ１０１の電位
Ｖｃが所定のしきい値以」二に回復すると、復帰回路７
のトランジスタＱＩＯ３がオフからオフに復帰して、最
初の状態に復帰する。

この後、出力部１のトランジスタＱｌ，Ｑ２が再び安全
動作領域を越えるおそれが生してくると、異常検出回路
３の出力（Ａ）が再びハイになって上述した一連の動作
が繰り返される。

以上のように、上述した保護回路では、異常が検出され
たときには、保持回路４のセット動作によって破壊回避
動作を瞬時に行わせることができる一方、異常が検出さ
れなくなってから破壊回避動作が解除されるまでの復帰
時間については、容量素子ＣＩＯＩの充放電時間によっ
て単独で設定することができる。

これにより、単一の容量素子でもって、異常発生時にお
ける破壊回避動作を高速化させつつ、異常解消時におけ
る正常復帰動作時間を適正に設定１１ することができるようになって、半導体集積回路装置の
外付部品を増やしたりすることなく、電子回路内の素子
の破壊強度を強めることができるようになる。

さらに、時定数回路６の容量素子Ｃ１０１および抵抗Ｒ
１０３などは、異常検出回路３が異常を検出したときだ
け、正常復帰動作時間を設定するための時定数素子とし
て使用され、正常動作時には保護回路の時定数素子とし
て使用されることがない。したがって、容量素子Ｃ１０
ｌおよび抵抗Ｒｌ　０３などの時定数素子は、保護回路
のために専用に設ける必要はなく、他の目的で設けられ
た時定数そして兼用させることができる。これにより、
容量素子Ｃ１０１を外付けするための外部端子ビン７の
数を減らすことができるなどの効果も得られる。

第３図は、第１図に示した保護回路の構成例を素子レベ
ルで詳細に示す。

同図において、トランジスタＱ３０３，Ｑ３０１２− ３０３は、保持回路４を構戊する。トランジスタＱ３０
２と抵抗Ｒ３０１は、異常検出回路３の出力（Ａ）を保
持回路４のセッ１・入力側に入力させる入力回路４１を
構成する。１〜ランジスタＱ３０７，Ｑ３０８，Ｑ３０
９および抵抗Ｒ３０４．，Ｒ３０５，Ｒ３０６，Ｒ３０
７は、保持回路４のセット出力（Ｃ）を制御回路５のト
ランジスタＱ］０１および時定数回路７のトランジスタ
Ｑ　１．　０　２の各ベースに与える出力部４２を構成
する。また、トランジスタＱ３０１、抵抗Ｒｌおよびツ
ェナーダイオードＺＤｌは、時定数回路４の容量素子Ｃ
１０１に充電電流を供給する定電圧回路５１を構成する
。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもなレ）。

例えば、上記時定数回路６は、小信号用電子回路の電源
フィルタを構成する時定数回路と兼用させてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるオーディオ用パワー
アンプが集積形威された半導体集積回路装置に適用した
場合について説明したが、それに限定されるものではな
く、例えばモータ暉動回路あるいはその他の機構蔀動用
の回路にも適用できる。

［発明の効果コ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、単一の容量素子でもって、異常発生時におけ
る破壊回避動作の高速化と、異常解消時における正常復
帰動作時間の適正化とを両立させやすくし、これによっ
て半導体集積回路装置の外付部品を増やしたりすること
なく、電子回路内の素子の破壊強度を高めることができ
るという効果が得られる。

【図面の簡単な説明】

第１図は本発明の−実施例による保護回路の概略構成図
、 第２図は第１図に示した保護回路の動作例を示す波形図
、 第３図は第１図に示した保護回路の構戊例素子レベルで
示した回路図である。 １・・・・出力部、２・・・・出力ドライバー段、３・
・・・異常検出回路、４・・・・保持回路、５・・・・
破壊回避動作を行う制御回路、６・・・・時定数回路、
７・・・・外部端子ピン、８・・・・復帰回路、Ｑ上，
Ｑ２・・・・出力部１を構成するバイボーラ１・ランジ
スタ， 舅 （　　の　　０　　〉

Claims (1)

1. 【特許請求の範囲】 １、電子回路内の素子を破壊させるような異常状態を検
   出する異常検出回路と、この異常検出回路の検出出力に
   よってセットされる保持回路と、この保持回路のセット
   状態によって上記素子の破壊回避動作を行う時定数回路
   と、上記保持回路のセット状態によって容量素子の充放
   電を行う時定数回路と、上記容量素子の電位に応答して
   上記保持回路をリセットさせる復帰回路とを備えた保護
   回路。 ２、異常検出回路として、電子回路の出力部を構成する
   素子の動作環境が安全動作領域を越えるように異常状態
   が生じたか否かを検出する回路を備えた特許請求の範囲
   第１項記載の保護回路。 ３、時定数回路の容量素子が保護回路以外の目的で設け
   られた時定数回路の容量素子と兼用されていることを特
   徴とする特許請求の範囲第１項または第２項記載の保護
   回路。