JPH0321061A - 三次元メモリ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エレクトロニクスの分野において用いられる
メモリ素子に係り、特に書込まれた電荷を三次元的に記
憶する三次元メモリ素子に関する。

〔従来の技術〕

近年、高度情報化社会の発展に伴い、各種の情報機器が
一般的に用いられるようになってきており、情報機器の
主な構戊要素の一っであるメモリ素子の高性能化が強く
要望されている。

一方、最近のエレクトロニクス分野におけるＬＳＩ技術
は、超微細化の方向にその研究開発が進められてきた。

しかし、超微細化への技術開発が限界に達しつつある今
日、メモリ素子を高密度化，多機能化，高速化すること
を目的として、三次元化の研究開発が行われている。

このような三次元集積回路を実現するための技術として
は、無機材料を用いたＳＯＩ（Ｓｉｏｎｉｎｓｕｌａｔ
ｏｒ　）　，　　Ｓ　Ｉ　Ｍ　Ｏ　Ｘ　（Ｓｅｐａｒａ
ｔｉｏｎ　ｂｙＩｍｐｌａｎｔｅｄ　Ｏｘｉｄａｎｔ　
）等のシリコン系技術，あるいは■族および■族の物質
を組合わせる■一Ｖ系技術，さらには有機ＬＢ膜（ラン
グミュアブ口ジェット法により成膜された超薄膜）を応
用した技術があり、各種の三次元メモリ素子が考えられ
ている。

〔発明が解決しようとする課題〕

ところで、本発明者等は、有機ＬＢ膜を利用した三次元
メモリ素子を開発し、すでに特願昭６３−２１４１６９
号等として出願済みてある。

この三次元メモリ素子は、第５図に示すように、電荷蓄
積用コンデンサＣ１〜Ｃ６が接続された導電層と有機Ｌ
Ｂ膜等からなる絶縁膜とを積層してトンネルスイッチ部
１を形成し、このトンネルスイッチ部１の最上層となる
絶縁膜２上に上部電極３を設け、最下層となる絶縁膜４
に下部電極５を設けた構成をしている。

このように構成された三次元メモリ素子において、書込
みを行なうときは上部電極３，導電層６間に、電圧を印
加する。そうすると、電荷が絶縁膜２をトンネル伝導し
て電極３から導電層６へ流れ込み、その電荷がコンデン
サＣ１に蓄積される。

そして、コンデンサＣ１とコンデンサＣ２に対して、第
６図に示すように、位相がπ／３づつずれた電荷転送パ
ルスＶＡ，ＶＢを素子外部より印加することにより、コ
ンデンサＣ１に蓄積されていた電荷が、絶縁膜７を１・
ンネル伝導して、次段の導電層に流れ込み、コンデンサ
Ｃ２に蓄積される。同様に、位相をπ／３ずらした電荷
転送パルスＶ．Ｂ　，　Ｖｃを印加することにより電荷
が次段へ転送される。そして、最終段のコンデンサＣ６
に電荷転送パルスＶＣを印加しすると共に、下部電極５
に所定のパルス電圧を印加することにより、記憶されて
いた電荷が読み出される。

なお、このような電荷の転送としては、二相転送を用い
ることもできる。例えば、三次元メモリ素子を第７図に
示すように構成し、１・ンネルスイッチ部の積層方向に
おいて隣接する導電層に、第８図に示す波形の電荷転送
パルスｖＡ，ＶＢを印加する。その結果、上記したよう
に、最上層から書込まれた電荷が、順次下段に転送され
ていく。

ところが、上記したように、各コンデンサ０１〜Ｃ６に
対して、位相をπ／３づつずらした電荷転送パルスＶ，
，ＶＢ，Ｖｏを素子外部より印加するためには極めて複
雑な構成となるため、メモリ素子の小型化が困難になる
と共に、コスト高になるという問題があった。

本発明は上記実情に鑑みてなされたものであり、素子外
部から多相パルスを印加しなくても電荷の転送を行うこ
とができ、素子の小型化を図ることのできる三次元メモ
リ素子を提供することを目的とする。

〔課題を解決するための手段〕

本発明は上記課題を解決するために、導電層と絶縁膜と
を交互に積層したトンネルスイッチ部と、このトンネル
スイッチ部の積層方向の両端に設けられた電極対と、前
記ｌ・ンネルスイッチ部の各導重層に接続されている電
荷蓄積部と、この電荷蓄積部に印加する電荷転送電圧を
生成し、少なくとも積層方向において隣接する導電層に
は互いに位相のずれた電荷転送電圧を印加する転送電圧
生成手段とを備える構成とした。

〔作用〕

以上のような手段を講じたことにより、メモリ素子内部
に設けられた転送電圧生成手段から、少なくとも積層方
向において隣接する導電層に対して、互いに位相のずれ
た電荷転送電圧が印加されるので、メモリ素子外部から
位相をずらした多相５ パルスを印加しなくても、積層方向に電荷を転送するこ
とかできる。したがって、メモリ素子の構成を簡素化す
ることができると共にの小型化を図ることができる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は第１実施例に係る三次元メモリ素子の構成を示
す図である。この三次元メモリ素子は、トンネルスイッ
チ膜１１ａ〜ｌｌｇと導電膜１２ａ〜１２ｆとを交互に
積層したトンネルスイッチ部１０と、このトンネルスイ
ッチ部１０の積層方向の両端に設けられた上部電極１３
および下部電極１４からなる電極対と、トンネルスイッ
チ部１０の各導電膜に接続された電荷蓄積用のコンデン
サＣ１〜Ｃ６と、位相のずれた電荷転送パルスを生成し
て各コンデンサＣ１〜Ｃ６に印加する転送電圧生成手段
としてのパルス発生回路２０と、下部電極１４に接続さ
れた読出しスイッチＳＷとから構成されている。

６ パルス発生回路２０は、各コンデンサＣ１〜Ｃ６に接続
されている転送パルス印加ライン間がインダクタ２１〜
２５を介して接続され、各ラインが各々コンデンサを介
してアースされている。

また、最上層のコンデンサＣ１に転送パルスを印加する
転送パルス印加ラインＬ１には、電圧印加端子Ｖｉｎが
設けられている。この端子Ｖｉｎにスタートパルスを印
加すると、各インダクタ２１〜２５て順次一定時間遅延
されて、各転送ラインに順次位相のずれた転送パルスが
印加されるものとなる。

第２図（ａ）（ｂ）はパルス発生回路２０の椙成を示す
図であり、同図（ａ）は上面図、同図（ｂ）は側断面図
をそれぞれ示している。同図に示す３１は渦状に形成さ
れた導電膜であり、インダクタを構成している。この導
電膜３１の一端は電荷蓄積用のコンデンサ（Ｃｌ〜Ｃ６
）に接続されている。３２はコンデンサ電極であり、一
端かアースされた共通電極３３と絶縁膜３４とからコン
デンサを形成している。３５は各インダクタ３１（第１
図に示す２１〜２５）を接続するための電極である。

このように構成された三次元メモリ素子の動作について
説明する。

上部電極１３，導電膜１２ａ間に書込み電圧を印加する
と、電荷がトンネルスイッチ膜１１ａをトンネル伝導し
て導電膜１２ａに流入すると共に、コンデンサＣ１に蓄
積される。

次に、端子Ｖｉｎに電圧を印加すると、転送パルス印加
ラインＬ１〜Ｌ６に、インダクタ２１〜２５により位相
がずれた転送パルスが印加される。

その結果、転送パルス印加ラインＬｌ，Ｌ２間には、位
相のずれた電圧が印加され、コンデンサＣ１に蓄積され
ていた書込み電荷が導電膜１２ｂに流入すると共に、コ
ンデンサＣ２に蓄積される。

同様にして、上部電極１３より書込まれた電荷が、順次
下層の電荷蓄積用コンデンサへと転送され、最終段のコ
ンデンサＣ６に蓄積される。そして、導電膜１２ｆ，下
部電極１４間に電圧を印加したＩ 状態で、読出しスイッチＳＷをオンさせることにより、
端子Ｖｏより記憶されていた情報が読出される。

このように本実施例によれば、順次位相のすれたパルス
を発生するパルス発生回路２０をメモリ素子内に設けた
ので、外部より多相パルスを印加しなくても、電荷の転
送および読出しを行うことができ、構成の簡素化を図る
ことができ、素子の小型化を図ることができる。

第３図は第２実施例に係る三次元メモリ素子の構成を示
す図である。なお、第１図に示す第１実施例と同一部分
には同一符号を付している。本実施例は、三位相の転送
パルスを得るために位相変換部４０を設けた例である。

この三次元メモリ素子は、電荷蓄積用コンデンサＣ１お
よびコンデンサＣ４が転送パルス印加ラインＬｌｌを介
して転送パルスφ４を印加され、コンデンサＣ２および
Ｃ５が転送パルス印加ラインＬ１２を介して、またコン
デンサＣ３およびコンデンサＣ６は転送パルス印加ライ
ンＬ１３を介して転送パルスφＢ，φ０が印加される。

９ 位相変換部４０は、ＬＣ回路から構威されており、転送
パルス印加ラインＬｌｌ，Ｌ１２問およびＬ１２，Ｌ１
３間をインダクタ４１．４２で接続し、転送パルス印加
ラインＬｌｌの一端を端子Ｖｉｎに接続すると共に、転
送パルス印加ラインＬ１２，Ｌ１Ｂの一端をコンデンサ
を介してアースした構成をしている。

このように構成された三次元メモリ素子においては、端
子Ｖｉｎより転送パルスφ４を印加すると、転送パルス
印加ラインＬｌｌにはパルスφ４が印加されると共に、
インダクタ４１およびコンデンサ４３によりパルスφ４
から位相がφ／３ずれた転送パルスφＢが転送パルス印
加ラインＬ１２に与えられる。そして、インダクタ４２
およびコンデンサ４４で転送パルスφ４から位相が２π
／３ずれた転送パルスψＣが転送パルス印加ラインＬ１
３に与えられる。

従って、相前後する電荷蓄積用コンデンサには位相がφ
／３ずれた転送パルスが印加され、電荷の転送が行われ
る。

１０ このような第２実施例によっても第１実施例と同様の効
果を得ることができる。

第４図は第３実施例に係る三次元メモリ素子の構成を示
す図である。なお、第１図に示す第１実施例と同一部分
には同一符号を付している。本実施例は、二位相の転送
パルスを得るために位相変換部５０を設けた例である。

位相変換部５０は、端子Ｖｉｎから印加された転送パル
スφ＾を、薄膜トランジスタ５１．５２からなるインバ
ータ回路で、その極性が逆転した転送パルスφＢに変換
する構或となっている。

このように構成された三次元メモリ素子においては、端
子Ｖｉｎから転送パルスφ９が印加されると、電荷蓄積
用コンデンサＣｌ，ＣＢ，Ｃ５には転送パルスφＡが印
加され、かつ電荷蓄積用コンデンサＣ２，Ｃ４，Ｃ６に
は、位相変換部５０で極性を反転された転送パルスφ８
が印加される。

従って、積層方向において隣接する電荷蓄積用コンデン
サＣ１〜Ｃ６に、位相の異なる転送パルスφ＾，φＢが
印加され、電荷が転送される。

１１ このような第３実施例によっても、第１実施例と同様の
効果を得ることができる。

〔発明の効果〕

本発明によれば、位相のずれている電荷転送パルスを生
成する転送電圧生成手段をメモリ素子内部に設けたので
、メモリ素子外部から多相パルスを印加しなくても、蓄
積電荷を積層方向に転送させることができ、素子構造の
簡素化を図ることができる。

【図面の簡単な説明】

第１図および第２図（ａ）（ｂ）は本発明の第一実施例
を示す図であり、第１図は三次元メモリ素子の構成図、
第２図（ａ）は三次元メモリ素子の上面図、第２図（ｂ
）は三次元メモリ素子の側断面図、第３図は第２実施例
の構成図、第４図は第３実施例の構成図、第５図は従来
よりある三次元メモリ素子の構成図、第６図は三相転送
パルスの波形図、第７図は従来よりある他の三次元メモ
リ素子の構成図、第８図は二相転送パルスの波形図であ
る。 １　２ １１ａ〜ｌｌｇ−絶縁膜、１　２　ａ　〜１　２　ｆ　
−導電膜、１３・・・上部電極、１４・・・下部電極、
２０・・パルス発生回路、２１〜２５（３１）・・・イ
ンダクタ、３２・・・コンデンサ電極、３３・・・共通
電極、３４・・・絶縁膜、４０，５０・・・位相変換部
。

Claims (1)

【特許請求の範囲】
1. 導電層と絶縁膜とを交互に積層したトンネルスイッチ部
   と、このトンネルスイッチ部の積層方向の両端に設けら
   れた電極対と、前記トンネルスイッチ部の各導電層に接
   続されている電荷蓄積部と、この電荷蓄積部に印加する
   電荷転送電圧を生成し、少なくとも積層方向において隣
   接する導電層には互いに位相のずれた電荷転送電圧を印
   加する転送電圧生成手段とを具備したことを特徴とする
   三次元メモリ素子。