CN102334164B

CN102334164B - 开关电容器电压转换器

Info

Publication number: CN102334164B
Application number: CN201080009228.7A
Authority: CN
Inventors: R·H·德纳尔德; B·吉; R·K·蒙托耶
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2009-02-25
Filing date: 2010-02-03
Publication date: 2014-05-21
Anticipated expiration: 2030-02-03
Also published as: JP2012518861A; CN102334164A; US20120262226A1; EP2351032A1; US8248152B2; US20100214014A1; EP2351032B1; US8395438B2; JP5341210B2; WO2010097274A1

Abstract

一种用于集成电路的片上电压转换装置包括：第一电容器；第一NFET器件，其被配置为选择性地将所述第一电容器的第一电极耦合到第一电压域的低侧电压轨；第一PFET器件，其被配置为选择性地将所述第一电容器的所述第一电极耦合到所述第一电压域的高侧电压轨；第二NFET器件，其被配置为选择性地将所述第一电容器的第二电极耦合到第二电压域的低侧电压轨，其中所述第二电压域的所述低侧电压轨对应于所述第一电压域的所述高侧电压轨；以及第二PFET器件，其被配置为选择性地将所述第一电容器的所述第二电极耦合到所述第二电压域的高侧电压轨。

Description

开关电容器电压转换器

技术领域

本发明一般而言涉及电压转换技术，更具体而言，涉及开关电容器电压转换器以及用于集成电路器件的方法。

背景技术

功率管理已经成为先进计算体系的关键组成部分，所述先进计算体系包括高端微处理器系统和可移动的电子设备。然而，现存的片上方案限制了在同时实现高输出电流和高功率转换效率方面的成功。

具体而言，用于CMOS(互补金属氧化物半导体)技术的标称电源电压(V_DD)值由于性能和功率的缩放而在过去数年内逐渐降低。而保持功率输送系统中的效率随着V_DD的按比例缩小变得更加困难。在V_DD＝1伏(V)时，从外部功率源到在V_DD下操作的电路的能量损耗显著。由于在输送网上的功率损耗与电压的平方(V²)成反比，因此对于所谓的“低”V_DD电路(例如，约300-500毫伏(mV)，功率输送的效率问题进一步加剧。

此外，在同一IC芯片上的逻辑电路、SRAM和嵌入的DRAM需要多个电源电压。使用线性串联电压调节器或电感降压转换器来产生这些电压。片上线性调节器使用电阻元件来降低电压，因而不是能量有效的。通常，降压转换器需要分立的片外电感器来实现高功率转换效率。然而，由于在硅衬底上集成高质量电感器的困难，片上集成降压转换器具有差的功率转换效率。

因此，希望能够提供用于集成电路器件的改善的电压转换系统和具有多个电压域的系统。

发明内容

在一个示例性实施例中，一种用于集成电路的片上电压转换装置包括：第一电容器；第一NFET器件，其被配置为选择性地将所述第一电容器的第一电极耦合到第一电压域的低侧电压轨；第一PFET器件，其被配置为选择性地将所述第一电容器的所述第一电极耦合到所述第一电压域的高侧电压轨；第二NFET器件，其被配置为选择性地将所述第一电容器的第二电极耦合到第二电压域的低侧电压轨，其中所述第二电压域的所述低侧电压轨对应于所述第一电压域的所述高侧电压轨；以及第二PFET器件，其被配置为选择性地将所述第一电容器的所述第二电极耦合到所述第二电压域的高侧电压轨。

在另一实施例中，一种用于集成电路的片上电压转换系统包括：时钟源，其具有多个时钟相位；多个对应于多个相位中的一个的起动信号；以及多个电压转换器，其受到所述起动信号的控制，其中每个电压转换器包括：第一电容器；第一NFET器件，其被配置为选择性地将所述第一电容器的第一电极耦合到第一电压域的低侧电压轨；第一PFET器件，其被配置为选择性地将所述第一电容器的所述第一电极耦合到所述第一电压域的高侧电压轨；第二NFET器件，其被配置为选择性地将所述第一电容器的第二电极耦合到第二电压域的低侧电压轨，其中所述第二电压域的所述低侧电压轨对应于所述第一电压域的所述高侧电压轨；以及第二PFET器件，其被配置为选择性地将所述第一电容器的所述第二电极耦合到所述第二电压域的高侧电压轨。

在另一实施例中，一种用于集成电路的片上电压转换系统包括：时钟源，其具有多个时钟相位；多个对应于多个相位中的一个的起动信号；以及多个电压转换器，其受到所述起动信号的控制，其中每个电压转换器包括：第一电容器；与第一电压域相关联的NFET器件和PFET器件的第一对，其中所述第一对中的第一NFET被配置为选择性地将所述第一电容器的第一电极耦合到所述第一电压域的低侧电压轨，并且所述第一对中的第一PFET器件被配置为选择性地将所述第一电容器的所述第一电极耦合到所述第一电压域的高侧电压轨；与第二电压域相关联的NFET器件和PFET器件的第二对，其中所述第二对中的第二NFET器件被配置为选择性地将所述第一电容器的第二电极耦合到所述第二电压域的低侧电压轨，其中所述第二电压域的所述低侧电压轨对应于所述第一电压域的所述高侧电压轨，并且所述第二电压域的第二PFET器件被配置为选择性地将所述第一电容器的所述第二电极耦合到所述第二电压域的高侧电压轨；以及与所述第一电容器串联的一个或多个附加的电容器；用于一个或多个附加的电容器中的每一个的与一个或多个附加的电压域相关联的NFET器件和PFET器件的一个或多个附加的对，以限定多级转换器，所述多级转换器将N个电压单位的电压电平标称地(nominally)转换为M个电压单位的电压电平，反之亦然；其中N表示开关器件的对的总数目，N-1表示电容器的总数目，并且1≤M≤N-1。

在又一实施例中，一种实现用于集成电路的片上电压转换的方法包括：使用第一NFET器件选择性地将第一电容器的第一电极耦合到第一电压域的低侧电压轨；使用第一PFET器件选择性地将所述第一电容器的所述第一电极耦合到所述第一电压域的高侧电压轨；使用第二NFET器件选择性地将所述第一电容器的第二电极耦合到第二电压域的低侧电压轨，其中所述第二电压域的所述低侧电压轨对应于所述第一电压域的所述高侧电压轨；以及使用第二PFET器件选择性地将所述第一电容器的所述第二电极耦合到所述第二电压域的高侧电压轨。

附图说明

参考示例性附图，其中在几个附图中相似的要素被相似地标号：

图1是常规的2到1开关电容器电压转换器的示意图；

图2是根据本发明的实施例的2到1开关电容器电压转换器的示意图；

图3是示例图2的电压转换器的操作的电压和时序图；

图4是根据本发明的另一实施例的3到1开关电容器电压转换器和相关联的时序图；

图5是示例图4的转换器的一般电路拓扑的示意图；

图6是根据本发明的另一实施例使用所公开的开关电容器电压转换器实施例的示例性多相位电压转换系统的示意图；

图7是根据本发明的另一实施例具有N+1个电压电平的一般开关电容器电压转换器的示意图；

图8是根据本发明的另一实施例使用图8中所示的总共k个开关电容器电压转换器的示例性多级电压转换器系统的示意图；

图9是使用图8的多相位电压转换系统的示例性N到M降压转换器系统的示意图；

图10是使用图8的多相位电压转换系统的示例性M到N升压转换器系统的示意图；

图11是具有多个输入和输出电压的使用图8的系统的多级电压转换系统的示意图；以及

图12是使用深沟槽电容器阵列实现的示例性开关电容器的示意图。

具体实施方式

本文中公开了涉及开关电容器电压转换器和调节器技术的改进的电路和方法。简言之，本文中给出的实施例利用片上深沟槽(DT)电容器和绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)场效应晶体管(FET)开关。在一个2到1转换器的实施例中，使用两个SOI p型FET(PFET)和两个SOI n型FET(NFET)完成电压转换。在另一个3到1转换器的实施例中，使用三个SOI PFET和三个SOI NFET。本文中公开的一般体系和方法允许在具有整数比率的两个电压之间进行电压转换。所公开的系统不需要高击穿电压开关。此外，所公开的系统实施例为可反转的，可被用作降压转换器、升压转换器或负电压发生器。此外，备选实施例预期利用采用三阱技术的体CMOS开关。

此外，所公开的系统的缩放能力允许集成极大量的单独的多相位电压转换器以平滑电压输出。作为本发明的另一方面，通过改变开关频率而实现电压调节。

在许多文章中讨论了开关电容器转换器，例如，参见Kiyoo Itoh，Masashi Horiguchi，和Hitoshi Tanaka，″Ultra-Low Voltage Nano-ScaleMemories″，Springer，New York，2007。首先参考图1，示出了常规开关电容器电压转换器100的通常拓扑的示意图，该常规开关电容器电压转换器100进行从V2到V1的降压转换或者从V1到V2的升压转换，其中V2与V1的电压比率近似等于2。在操作中，第一对开关SW1和SW2被配置为将电容器C1耦合在V1与地之间(通过相位信号φ控制)。第二对开关SW3和SW4同样被配置为将电容器C1耦合在V2与V1之间(通过相位信号

控制)。在降压转换中，V2＞2＊V1。通过闭合SW3和SW4，电容器C1被朝向值为(V2-V1)的跨过C1的电压差的电平充电。通过闭合SW1和SW2，电容器C1被朝向值为(V1-GND)的跨过C1的电压差的电平充电。因此，跨过C1的电压差在对应于V1的值与值(V2-V1)之间的差的相对小的范围内改变，这导致大的电压转换效率。例如，如果V1为0.95伏(V)且V2为2.0V，则跨过C1的电压在0.95V与1.05V之间切换，导致95％的固有转换效率。

通常，存在许多实现图1的转换器的特定切换元件和电容器。例如，可以简单地在片外提供开关和电容器。备选地，如果将开关实现为在体半导体衬底上的MOSFET，则典型地存在被耦合到上电压轨(voltage rail)(例如，2到1转换器中的V2)的PFET开关器件和用于保持开关的NFET器件。然而，这些晶体管开关典型地经受相对大的栅极电压摆动，导致显著的能量损耗并由此降低能量转换效率。

同样地，常规的片上电容器方案限制了片上电压转换器的输出电流和能量转换效率。由于没有高密度电容器，片上开关电容器电压转换器仅仅可用于低电流应用。常规片上电容器的杂散电容降低了能量转换效率。

为了改善片上开关电容器电压转换器的输出电流和能量效率，所公开的系统使用片上深沟槽(DT)电容器和绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)场效应晶体管(FET)开关。相应地，图2是根据本发明的实施例的2到1开关电容器电压转换器200的示意图，其中使用SOICMOS技术实现开关。更具体地，图2的2到1电压转换器200使用两个PFET P1和P2以及两个NFET N1和N2。P1选择性地将第一电容器电极耦合到V1轨，而P2选择性地将第二电容器电极耦合到V2轨。N1选择性地将第一电容器电极耦合到地轨，而N2选择性地将第二电容器电极耦合到V1轨。在降压转换模式中，V2是输入电压且V1是输出电压，其中V2＞2＊V1。通过具体实例，降压转换器以V2＝2.0V且V1＝0.95V操作。在升压模式中，V1是输入电压且V2是输出电压，其中V2＜2＊V1。通过另一具体实例，升压转换器以V2＝2.0V且V1＝1.05V操作。

施加到P2和N2的栅极的起动(时钟)信号(φ^p _2-1和φⁿ _2-1)在V1与V2之间摆动。相反地，施加到P1和N1的栅极的起动信号(φ^p _1-0和φⁿ _1-0)在V0(GND)与V1之间摆动。图3中示出了这些栅极信号的电压和时序图300以及所产生的跨过电容C的电压差V_C。使用不交叠时钟以避免产生从V2到GND的直接路径的瞬变条件(即，防止所有四个FET同时导通)。该实施例的有利方面在于，每个晶体管开关仅仅经受相对小的电压摆动。例如，图2中的P2和N2的栅极端子在V2与V1之间的电压域内，而图2中的P1和N1的栅极端子在V1与V0之间的电压域内。

如下理解降压转换模式的图2的转换器200的操作。在两个PFET P1和P2都导通而两个NFET N1和N2都关断的“P循环”期间，电容器C从较低电压值(V1-V0)朝向较高值(V2-V1)充电。在两个PFET都关断而两个NFET都导通的“N循环”期间，电容器C从(V2-V1)放电到(V1-V0)。在循环时间远大于RC时间常数的限制情况(其中R为开关的串联导通电阻)下，在V1处的电荷输出为2＊C＊(V2+V0-2V1)。因此，在切换频率f下，在V1处的电流由下面的表达式给出：

\overset{&OverBar;}{I} = 2 fC (V_{2} + V_{0} - {2 V}_{1})

式(1)

假设V0＝0，则固有能量效率由下式给出：

式(2)

在一般情况下，通过以下表达式给出更完整的解：

\overset{&OverBar;}{I} = \frac{2 C (V_{2} + V_{0} - 2 V_{1}) (1 - e^{\frac{t_{p}}{(R_{p 2} + R_{p 1}) C}}) (1 - e^{\frac{t_{n}}{(R_{n 2} + R_{n 1}) C}})}{1 - e^{- \frac{t_{p}}{(R_{p 2} + R_{p 1}) C}} e^{- \frac{t_{n}}{(R_{n 2} + R_{n 1}) C}}} \frac{1}{t_{p} + t_{n} + t_{d}}

式(3)

其中t_p和t_n分别为PFET和NFET导通时的时间，t_d为所有的FET都关断的死时间，并且R_p1、R_p2、R_n1和R_n2是对应的FET的导通电阻。

所公开的系统的实施例使用SOI CMOS晶体管。由于SOI晶体管与其浮体的介电隔离，如图3所示的小栅极电压摆动(例如，用于N2的栅极起动信号在V1与V2之间摆动)允许开关完全接通或关断。由于共用的体接触，在利用双阱体技术的该配置下的操作通常存在问题。或者，以部分附加的硅版图面积为代价，该电路拓扑和电压配置完全利用采用三阱技术的体CMOS开关而起作用，其中用于每个晶体管的阱被隔离；并且用于N1的阱被限制为V0，用于P1的阱被限制为V1，用于N2的阱被限制为V1，用于P2的阱被限制为V2。

还应注意，图2中给出的示例性转换器实施例同样利用片上深沟槽(DT)晶体管。该技术允许高能量电容器的片上实现。DT电容器的杂散电容极低，从而使在对杂散电容充电时的能量损耗最小。由于DT电容器和MOSFET的可缩放性，所提出的电压转换器可以极精细的颗粒度实现。此外，使用对许多不同时钟相位操作的许多转换器的系统导致平滑的输出电流和系统稳定性。

现在参考图4，示出了根据本发明的另一实施例的3到1开关电容器电压转换器400的示意图。可以看出，利用以SOI CMOS技术实施的三个PFET和三个NFET实现该转换器400。此外，中间电压节点V2可用于多相位转换器。而常规的3到1转换器通常需要高击穿电压器件(并且不与高性能CMOS开关兼容)，图4中给出的拓扑有利地仅仅使用经受大约Vdd的器件。也就是，如图4的电压和时序图所示，器件N1和P1的栅极端子在V0与V1之间的电压域中操作；器件N2和P2的栅极端子在V1与V2之间的电压域中操作；并且器件N3和P3的栅极端子在V2与V3之间的电压域中操作。作为示例性3到1降压转换器，V0＝0，V1＝1V，且V3＝3.3V。V2为处于约2.1V的内节点。如图4所示，电容器C_A被连接到V2以保持V2稳定；然而，该附加的电容器C_A在多相位配置中是可选的。在示例性实施例中，利用不同相位的多个转换器实现电压转换，其中V2节点被连接在一起。该方法自然地形成稳定的用于V2的大容性蓄电库，因此不需要附加的物理电容器C_A。

如下理解降压转换模式的图4的转换器400的操作。在所有PFET P1、P2、P3都导通而所有NFET N1、N2、N3都关断的“P循环”期间，电容器C1从较低电压值(V1-V0)朝向较高值(V2-V1)充电，而电容器C2从较低电压值(V2-V1)朝向较高值(V3-V2)充电。在所有PFET都关断而所有NFET都导通的“N循环”期间，电容器C1从(V2-V1)放电到(V1-V0)，而电容器C2从(V3-V2)放电到(V2-V1)。

图5是示例4端口、可反转的3到1电压转换器的一般电路拓扑的示意图。除了图4所示的3到1降压转换器之外，该拓扑可被用作3到2降压转换器、1到3升压转换器或2到3升压转换器。在3到1降压转换模式中，V3是输入电压且V1是输出电压，其中V3＞3＊V1。在3到2降压转换模式中，V3是输入电压且V2是输出电压，其中V3＞(3＊V2)/2。在1到3升压模式中，V1是输入电压且V3是输出电压，其中V3＜3＊V1。在2到3升压模式中，V2是输入电压且V3是输出电压，其中V3＜(3＊V2)/2。除了使用3个PFET/3个NFET器件的组合之外，跨过电容器C1和C2的电压以及FET开关的漏极到源极电压被限制为不显著大于V_dd的值。图5中示出的拓扑的关键优点在于，开关的栅极电压在较小的电压域中操作。例如，如图5所示，P3和N3的栅极电压在V3与V2之间的电压域中操作；P2和N2的栅极电压在V2与V1之间的电压域中操作；且P1和N1的栅极电压在V1与V0之间的电压域中操作。此外，图5所示的拓扑可被上位为实现图7所示的N到M电压转换，其中N和M为整数。

此外，本文中公开了用于通过改变时钟频率来调节输出电压的方法。如上式(1)所示，当V1减小时，输出电流增大。相反地，当f增大时，输出电流增大。因此，对于负载电流与电压之间的给定关系，可以通过切换频率f的反馈回路控制而实现V1调制。

图6中示例出示例性的系统电平实施方式。系统600具有用于V2(例如，输入电压)、V1(例如，输出电压或用于微处理器核的Vdd)和V0(例如，地面)的功率网。时钟发生器602以由偏置电压控制的频率而实现。时钟分频器和时钟相位发生器604接收来自时钟发生器602的输入时钟信号，并产生具有多个相位的输出时钟信号。在所述示例性实施例中，在图6中产生四个相位，其被表示为φ1、φ2、φ3和φ4。假定来自时钟发生器和时钟分频器的这些原始时钟信号在V1与地之间摆动，则使用电平位移器606产生在V1与V2之间操作的时钟信号，并且与用于在地与V1之间操作的原始时钟信号的延迟匹配。这些再生的时钟信号(例如，对于相位φ1，信号φ^p _2-1、φⁿ _2-1、φ^p _1-0和φⁿ _1-0)然后被耦合到电压转换器608，例如上述图2中所示例的。再次地，该示例性系统可延伸用于3到1电压转换，或者更一般地，N到M电压转换，其中可以使用用于居间电压电平的功率网。应可而延伸到所需要得多个的时钟相位。

图7是示例出所公开的电压转换器系统的总体一般性电路拓扑的示意图。该系统包括N+1个电压电平，表示为V0、V1、V2...VN，其中V0表示最低电压电平，VN表示最高电压电平。V0也可称为基准电平，其中所有其他电压电平具有相对V0的整数比率的标称值。电压电平的标称值可以表示如下：

V₁-V₀＝(V₁-V₀)

V₂-V₀＝2(V₁-V₀)

V₃-V₀＝3(V₁-V₀)

……式(4)

V_M-V₀＝M(V₁-V₀)

……

V_N-V₀＝N(V₁-V₀)

如图7所示，对于N+1个电压电平的系统，存在总共N-1个电容器，表示为C1、C2...C_N-1。还存在N对PMOS和NMOS开关，其在两个不交叠的时钟相位(由φ^p和φⁿ表示)处操作。在“N循环”中，每个开关对的较低开关(NFET)导通而较高开关(PFET)关断。因此，电容器C1的较低电极被连接到V0，而电容器C2的较低电极被连接到V1，依此类推，从而电容器C_N-1的较低电极被连接到V_N-2，而电容器C_N-1的较高电极被连接到V_N-1。在“P循环”中，每个开关对的较高开关(PFET)导通而较低开关(NFET)关断。因此，电容器C1的较低电极被连接到V1，电容器C2的较低电极被连接到V2，依此类推，从而电容器C_N-1的较低电极被连接到V_N-1，且电容器C_N-1的较高电极被连接到V_N。再次地，由于φ^p和φⁿ是不交叠的时钟信号，因此在φ^p和φⁿ都关断的相位期间，所有开关都为断开。除操作开关所需的能量外，该系统具有在由式(4)给出的标称电压电平处的平衡位置。如果脱离平衡，电荷将从处于低于标称值的电压电平的系统流出，并且电荷将流入处于高于标称值的电压电平的系统。这是电压转换的物理基础。

图8是使用总共k个图7的开关电容器电压转换器的示例性多电平电压转换器系统800的示意图。这k个开关电容器电压转换器在一组时钟相位上操作，其中该组中的不同相位的总数目小于或等于数目N。存在N+1个内部电压面，表示为V0、V1、...VN。这些内部电压面的全部或子集可从外部连接到转换器电路。在图8所示的系统800中，V0、VM和VN为输入和输出电压。应理解，该系统可被用于升压转换、降压转换或者二者的组合，并可用于多个输入和多个输出电压电平。图9至图11示出了该方面的一些示例性转换实施方式。

例如，图9是使用图8的多相位电压转换系统800的示例性N到M降压转换器配置的示意图。在该实例中，V0为基准电平，VN为输入电压电平，且VM为输出电压电平。通过比较，图10是使用图8的多相位电压转换系统800的示例性M到N升压转换器系统的示意图。这里，V0为基准电平，VM为输入电压电平，且VN为输出电压电平。图11是使用图8的系统的示例性多电平电压转换配置的示意图。再次地，V0为基准电平，其中多个输入电压表示为Vx1、Vx2等等，且多个输出电压表示为Vy1、Vy2等等。

最后，图12是使用深沟槽电容器阵列实施的示例性开关电容器1200的示意图。可以使用高密度嵌入的DRAM技术。电容器1200包括以绝缘体上硅(SOI)嵌入的DRAM技术形成的电容性深沟槽阵列1202，其中深沟槽被形成为穿过SOI和掩埋的氧化物(BOX)层并进入硅衬底中。在氧化(其形成用于电容器的绝缘层)之后，用多晶硅填充沟槽。深沟槽结构的寄生电容(来自p衬底和n掺杂剂扩散区域的边界)极低，估计小于总电容的0.1％。由于由寄生电容引起的损耗降低，这导致高能量效率。这样的电容器阵列还提供极高的密度和颗粒度以适合多种应用。作为实例，可以通过10,000个电压转换器供应用于高性能微处理器的50A(安)的负载电流，利用100皮法(pF)的开关电容器，每个电压转换器产生5毫安(mA)的输出电流。可以使用5000个深沟槽形成该100pF电容器，每个深沟槽贡献约20fF的电容。这10,000个电压转换器可在多个(例如，8或16个)相位上操作，从而产生平滑的总电流输出。

利用任何形式的电容器而使所公开的系统完全起作用。特别地，用于高密度片上电容器的备选技术使用层叠电容器方法。该层叠电容器方法在DRAM技术中被发展作为深沟槽电容器的备选，其中在硅表面上方层叠电容器，而不是使其向下挖沟槽直到硅中。

虽然已经参考优选实施例描述了本发明，但本领域技术人员将理解，在不偏离本发明的范围的情况下，可以进行各种改变且可用等价物替代其要素。此外，可以做出许多修改以使具体的情形或材料适于本发明的教导而不偏离其实质内容。因此，本发明旨在不限于作为用于实施本发明的最佳实施方式而公开的具体实施例，而是使本发明包括落入所附权利要求的范围的所有实施例。

Claims

1.一种用于集成电路的片上电压转换装置，包括：

第一电容器；

第一NFET器件（N1），其被配置为选择性地将所述第一电容器的第一电极耦合到第一电压域的低侧电压轨低值（V0）；

第一PFET器件（P1），其被配置为选择性地将所述第一电容器的所述第一电极耦合到所述第一电压域的高侧电压轨高值（V1）；

第二NFET器件（N2），其被配置为选择性地将所述第一电容器的第二电极耦合到第二电压域的低侧电压轨低值（V1），其中所述第二电压域的所述低侧电压轨低值（V1）对应于所述第一电压域的所述高侧电压轨高值（V1）；以及

第二PFET器件（P2），其被配置为选择性地将所述第一电容器的所述第二电极耦合到所述第二电压域的高侧电压轨高值（V2）；

其中所述第一NFET器件、所述第二NFET器件、所述第一PFET器件和所述第二PFET器件形成在绝缘体上硅（SOI）衬底上，

其特征在于，其中：

所述第一NFET器件和所述第一PFET器件的栅极端子完全在所述第一电压域内操作；并且

所述第二NFET器件和和所述第二PFET器件的栅极端子完全在所述第二电压域内操作。

2.根据权利要求1的装置，其中向所述第一NFET器件、所述第二NFET器件、所述第一PFET器件和所述第二PFET器件施加起动信号，以使所述第一电容器在对应于跨过所述第一电压域的电压差的第一量值与对应于跨过所述第二电压域的电压差的第二量值之间充电和放电。

3.根据权利要求1的装置，其中对于降压转换模式操作，所述第二电压域的所述高侧电压轨高值V2是输入电压，且所述第一电压域的所述高侧电压轨高值V1是输出电压，以便V2>2*V1。

4.根据权利要求1的装置，其中对于升压转换模式操作，所述第一电压域的所述高侧电压轨高值V1是输入电压，且所述第二电压域的所述高侧电压轨高值V2是输出电压，以便V2<2*V1。

5.根据权利要求2的装置，其中以防止任何NFET器件和任何PFET器件同时导通的方式向所述第一NFET器件、所述第二NFET器件、所述第一PFET器件和所述第二PFET器件施加所述起动信号。

6.根据权利要求2的装置，其中输出电流与所述起动信号的开关频率成比例。

7.根据权利要求1的装置，还包括：

与所述第一电容器串联的一个或多个附加的电容器；

与一个或多个附加的电压域相关联的附加的NFET和PFET器件的一个或多个对，其用于一个或多个附加的电容器中的每一个，以便限定这样的电压转换器，该电压转换器将N个电压单位的电压电平转换成M个电压单位的电压电平，反之亦然；

其中N表示NFET和PFET器件的对的总数目，N-1表示电容器的总数目，并且1≤M≤N-1。

8.根据权利要求7的装置，其中在每个电压域中的NFET和PFET器件的对被控制为使相关联的电容器在第一量值与第二量值之间充电和放电，其中对于所述装置的第X个电容器，所述第一量值对应于跨过第X个电压域的电压差，且所述第二量值对应于跨过第(X+1)个电压域的电压差。

9.根据权利要求8的装置，其中以防止任何NFET器件和任何PFET器件同时导通的方式操作所述NFET和PFET器件。

10.根据权利要求7的装置，其中对于降压转换器操作模式，所述转换器用作N到M降压转换器。

11.根据权利要求7的装置，其中对于升压转换器操作模式，所述转换器用作M到N升压转换器。

12.根据权利要求7的装置，其中第一多个电压电平被转换为第二多个电压电平。

13.根据权利要求1的装置，其中利用三阱技术将所述第一NFET器件、所述第二NFET器件、所述第一PFET器件和所述第二PFET器件形成在体硅衬底上。

14.一种用于集成电路的片上电压转换系统，包括：

时钟源，其具有多个时钟相位；

多个电压转换器，其受到多个对应于多个相位中的一个的起动信号的控制，其中每个电压转换器采用前述权利要求1所述的片上电压转换装置。