JPH03207024A - 磁気ディスク検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業七の利用分野コ この発明は、磁気ディスク検査装置に関し、詳しくは、
ハード磁気ディスク（以下ハードディスク）やフレキシ
ブル磁気ディスク（以Ｆフロ，ピーディスク）等の磁気
ディスク媒体の性能を評価するためにトラノクに書込ま
れるテストパターンの書込み処理時間を短縮することが
できるような磁気ディスク検査装置に関する。

［従来の技術コ 情報処理装置の外部記憶装置として使用される磁気ディ
スクとしては、ハードディスクやフロソピーディスクが
あるが、これらの磁気媒体に不均一などの欠陥があると
きには書込みデータの記録が不完全となり、ミッンング
エラーまたは湧き出しエラー（エキストラエラー）が発
生する。また、読出した信号についてピークの位置にず
れが生じていると正確なデータの読出しができない。

このような欠陥をなくして良好な品質を維持し、向−ヒ
させるために、磁気ディスクの製造工程では欠陥検査装
置によりミソシングエラー、エキストラエラー、位相マ
ージンエラーをはしめとして各種のエラーについて＠杏
（または評価）か行われている。

また、ミ・１ンングエラーやエキストラエラー位相マー
ジンエラーなどの検査を行う場合には、磁気ディスクの
トランクにそれぞれに必要なテストハターン（例えば、
オール“１”や各Ｎ（９２ｆパターン，ただし２ｆは最
高周波数）を記録し、ミンンングエラーの検査では、一
定の波高値の正弦波信号としてテストパターンを読出し
、波高値の１周分の平均値を採って、それを１００％と
し、例えば、９０％以下のものをミッシングエラーとし
て検出する。また、位相マージンエラーでは、設定シタ
マージンに応した所定のパルス幅のウィンドを生成して
読出した正弦波信号のピーク位置がウインドの範囲内か
否かを判定し、ウィンド幅より外にピーク位置があると
きにそれを位相マージンエラーとして検出する。

［解決しようとする課題］ このような従来の磁気ディスク検査装置にあっては、ミ
ノシングエラー、エキストラエラー、そして位相マージ
ンエラー等の検出は、それぞれ独＼１に行われていて、
エキストラエラーを除いてそれぞれの検査は、磁気ディ
スクのトラックにテストパターンを書込み、それを読出
して各トラックについて検査を行うので、テスト項目が
増加スればするほど検査に時間がかかり、また、媒体が
高密度になればなるほどテストに時間がかかる欠点があ
る。

特に　ｍａｌ”と“１”との間に“Ｏ”が２個乃至７個
入る２−７符号変換した２ｆのテストパターンを使用し
て、例えば、ゼロ位相のテストパターンから検査トラッ
クに書込み、書込んだテストパターンを読出してミッシ
ング等のテストを行い、次に所定の位相をずらせた２ｆ
パターンを書込み、阿び読出してテストを行い、さらに
、位相をずらせた２ｆパターンによりトラックの全ピッ
トサーティファイチェンクを行うようなテストを行う場
合には、各位相ごとにテストパターンが相違するために
それぞれのテストパターンを発生させることが必要であ
って、全ピットサーティファイチェノクの処理に時間が
かかる。

例えば、“゜１”の間に“Ｏ”が２つ入る゛１０Ｏｌ”
の２−７符号変換のテストパターンを使用し、そのゼロ
位相のテストパターンを“００１０”とすれば、このテ
ストパターンを書込み、テストを行い、次に、その１／
３π位相のパターンとして“ｏｉｏｏ”を発生して同じ
トラックに続いてこのパターンを書込み、そのトラック
からテストパターンを読出してテストを行い、さらに、
その２／３π位相のパターンとして“１００１”のパタ
ーンを発生して同じトラックに続いてこのパターンを書
込み、テストパターンを読出してテストを行う必要があ
る。

したがって　６１１”と“１”との間の“Ｏ”の数が増
加するにつれて２−７符号変換の゜テストパターンでは
それに応じてｌトラックに書込むテストパターンを順次
位相をずらせて発生しなければならず、通常、これは、
プログラム処理で制御して発〈Ｌするためにその発生に
時間を要し、それがトラノク対応に行われるために２−
７符号変換のテストパターンを使用するようなテストで
はテスト［１５間全体が通常よりも長くなる。

このようなことを回避するために、あらかしめ各種のテ
ストパターンを記憶したハードウエアを設けてテストパ
ターンを発生させることも考えられるが、テストパター
ンの発生条件の変更がし難くなり、かつ、ハードウエア
の規模が大きくなる問題がある。

この発明は、このような従来技術の問題点を解決するも
のであって、ハードウエアの増加が少なくて済み、２−
７変換等のテストパターンを発生する場合においてパタ
ーン発生時間を低減することができる磁気ディスク検査
装置を提供することを目的とする。

［解決しようとする課題］ このような目的を達成するためのこの発明の磁気ディス
ク検査装置の構成は、′１”のほかに“Ｏ”を含むテス
トデータ及びテストパターンのいずれかを受ける複数段
のシフトレジスタと、この複数段のシフトレジスタの各
段の出力のいずれかを制御信号に応じて選択する選択回
路と、この選択回路の出力を受けるテストパターン書込
み回路と、前記の制御信号を発生する制御回路とを備え
ていて、検査対象となる磁気ディスクの検査トラノクに
テストパターンが書込まれる前にシフトレジスタがクリ
アされ、書込まれるテストパターンの位相に応して制御
回路がシフトレジスタの複数段のうちの１つの出力を選
択する制御信号を発生するものである。

［作用］ このように、／フトレジスタの各段を“Ｏ”のデータに
しておき、このソフトレジスタでテストパターンを７フ
トさせて、その出力段ごとに１ビノト対応に″０″がｆ
前に挿入された位相の異なるテストパターンを発生させ
ることができる。そこで、シフトレジスタの出力段を選
択することで求める位相のテストパターンを間しテスト
データあるいはテストパターンにより取出すことかでき
る。

この場合の［『＋１路は、ンフトレンスタと選択同路等
の簡甲なハードウエアの構レｋて清み、しかも、７フト
レンスタに加えられるテストパターンは、取出す位相の
相違にかかわらず、同しパターンで済むことからパター
ン発生側の制御か簡単でかつ処理に時間がかからないで
済む。また、テストパターンの変更はシフトレジスタに
加えるテストパンを換えるだけで済む。

その結果、ハードウエアの増加が少なく、２−７変換等
のテストパターンを発生する場合のパターン発生時間を
低減することができ、かつ、テストパターンの変更が容
易な装置を実現できる。

［実施例コ 以ド、この発明の−実施例について図面を参照して詳細
に説明する。

第ｌ図は、この発明の磁気ディスク検査装置のテストパ
ターン発生回路を中心としたブロノク図であり、第２図
は、そのテストパターン発生データの説明図、第３図は
、その磁気ディスク検査装置の全体的なプロ，ク図であ
る。

第３図において、１は磁気ディスクを１枚づつ検査する
磁気ディスクのｒ４ｐ板のか動装置であって、これに検
査対象の磁気ディスク２か装着されている。なお、ここ
では、磁気ヘッドをはじめとしてそのアクセス機構等は
省略している。

６は、この検査装置において検査についてのデータ処理
を行うマイクロプロセッサ（ＭＰＵ）であって、そのＲ
ＯＭやＲＡＭ等に記憶されたプログラムの処理によって
バス１０に接続された検査シーケンス制御回路７をバス
１０を介して制御する。そして、検査シーケンス制御回
路７の制御により磁気ディスクの駆動装置１と書込み／
読出し回路（Ｒ／Ｗ回路）３が動作して、所定の検査ト
ランクに磁気ヘソドが位置決めされ、検査シーケンス制
御回路７に設けられたテストパターン発生回路１１によ
ってテストデータ（ここでは、後述するように３位相の
２−７符号変換を行う前のテストデータ）がＲ／Ｗ回路
３に加えられ、Ｒ／Ｗ同路３に設けられた２−７変換回
路３ａによりそれか２−７符号変換されてＲ／Ｗ回路３
の書込み同路を介して磁気ディスク２の検査トラックに
２−７変換されたテストパターンが書込まれる。

９は、ＭＰＵ６にバス１０を介して接続されたメモリ部
であって、各種の検査プログラムのほかに、ＭＰＵ６に
より検出された欠陥データが磁気ディスク２の各トラッ
クとその発生位置対応にａ込まれ、記憶される。

ところで、磁気ディスク２のサーボ面には、クロックや
インデンクス、セクタ等の信号が書込まれていて、その
面のトラックをアクセスする磁気ヘッド（図示せず）に
よりそれらが読出され、読出された信号のうちインデッ
クス信号やセクタ信号が信号線３ｂを介してＲ／Ｗ回路
３から欠陥検出回路８，ＭＰＵ６、そして検査シーケン
ス制御回路７にそれぞれに送出される。したがって、前
記のテストデータは、この信号線３ｂを介して得られる
インデックス信号に同期してメモリ部９から信号線１０
ａを介してテストパターン発生回路１１にＤＭＡ転送さ
れて発生し、検査トラックに書込まれる。

書込まれたテストパターンは、書込まれた後に検杏トラ
，クから読出されて、そのアナログ読出し信号が平均値
回路４に人力され、検査トラ，クのｌ周に対する、読出
し信号の波高値の平均値が求められる。この場合、平均
値回路４は、ハード構成によりトラック１周について読
出し信号波形の積分を行って、平均値を求めるものであ
って、公知の回路である。これにより得られた平均値は
、Ａ／Ｄ変換回路５においてデジタル量に変換されてＭ
ＰＵ６に取込まれる。

次に、ＭＰＵ６において平均値を１００％として、例え
ば、９０％のレベルを閾値とし、欠陥検査回路８に与え
て再度テストパターンが読出されてミノンングエラーの
検査が行われる。こうして、読出し信号における欠陥ビ
ノトが欠陥検出回路８により検出され、Ａ／Ｄ変換回路
５によりデジタノリ化されてＭＰＵ６に転送される。

第１図は、この場合のテストパターン発生同路１１とＭ
ＰＵ６、Ｒ／Ｗ回路３との関係を示すものであって、第
２図のテストデータのうちゼロ位相のテストデータ９ａ
がメモリ部９の所定領域に記憶されていて、ＭＰＵ８は
、検関シーケンス制御ＬＩＩ１路から所定の割り込み４
１７号を受けると、バス１０を介してテストパターン発
生回路１１に位相選択の制御信号を送出した後にインデ
ックス信号に応じてＤＭＡ転送によりゼロ位相のテスト
データ９ａを直接テストパターン発生回路１１に送出す
る。なお、第２図に示すテストデータは、同期信号が“
Ｏ”で４ビット＋４ビットとなっていて、実際のテスト
データ部分が１６進表后で“ＤＢ６”のデータの繰り返
しとなっている。そこで、テストデータとしては、同期
信号と“ＤＢ８”のデータとを記憶しておき、ＭＰＵ６
は、同期信号の後では単にＤＢ６”のデータを繰り返し
転送するようにしてテストデータを転送することができ
る。

第ｌ図に示すように、テストパターン発生回路ｌ１は、
ゲート信号発生回路１２と、メモリ部９から転送された
テストデータ９ａを受けるバッファアンプ１３、バッフ
ァアンプ１３の出力を受ケ、ＭＰＵ６側からのクロック
信号（ＣＬＫ，なお、このクロソク信’−；ＣＬＫは、
検査シーケンス制御同路７の内部に設けたクロック発生
回路で発生してもよい）を受けるシフトレンスタ１４、
その各段の出力をそれぞれ受けるゲート１５ａ，１５ｂ
，１５ｃ１そしてこれらゲート１５ａ，１５ｂ．１５ｃ
の出力をそれぞれ受けるＯＲ回路１６とで構成され、シ
フトレジスタ１４は、フリップフロップ（ＦＦ）１４ａ
，１４ｂ，１４ｃの三段で構成され、各ゲート１　５　
ａ　＊　　１　５　ｂ　ｖ　　１　５　ｃがそれぞれ各
段の出力に割り当てられている。

ゲート信号発生回路１２は、ＭＰＵ６からバス１０を介
してゼロ、１／３π，２／３πのうちのいずれかの発生
位相を指定する選択信号を受けてそれを−旦内部のレジ
スタに記憶してそれを信号線１　２　ａ．　　１　２　
ｂ，　　１　２　ｃを介してインデックス信号を受けた
ときに受けたときにゲー｝１５ａｓ１５ｂ，１５ｃの１
つに所定のタイミングでゲート信号を送出する。そして
、インデックス信号を受けたときにそのゲート信号を停
出してゲート１５　ａ　＋　　１　５　ｂ　＋　　１　
５　ｃのうちの開いたゲートを閉しる。

ここで、ゲート信号発生回路１２のレジスタに記憶され
るゲートを選択する選択信号はゲート１５　ａ　＊　　
１　５　ｂ　＋　　１　５　ｃのいずれか１つを開く信
号であって、ゲート１５ａは、ゼロ位相のテストパター
ンの選択信号がレジスタに記憶されたときに開かれ、ゲ
ー｝１５ｂは、１／３π位相のテストパターンの選択信
号がレジスタに記憶されたときに開かれ、ゲー｝１５ｃ
は、２／３π位相のテストパターンの選択信号がレジス
タに記憶されたときに開かれる。

ＭＰＵ６は、まず、ゲート信号発生回路１２にゼロ位相
のテストパターン発生の指定をする選択信号を送出し、
次に信号線３ｂを介してインデックス信号を割込み信号
として受けたときにメモリ部９から第２図に示すゼロ位
相のテストデータ９ａをテストパターン発生回路１１に
ＤＭＡ転送する。

ゲート信号発生回路１２は、ＭＰＵ６からゼロ位相の選
択信号を受けた時点でリセット信号を発生して、まず、
シフトレジスタ１４の各段のデータを“０”クリアする
。そして、インデックス信号を受けた時点でゲート１５
ａを開くためのゲート信号を発生してゲート１５ａを開
き、他のゲー｝１５ｂ，１５ｃを閉じた状態に制御する
。

その結果、ゼロ位相のテ′ストパターン９ａがメモリ部
９からバソファアンプ１３、シフトレジスタ１４の第１
段Ｌ１のフリンプフロップ１４ａ１ゲート１５ａ，ＯＲ
回路１６を経てＲ／Ｗ回路３に設けられた２−７変換回
路３ａに加えられ、第２図にの表の右側のゼロ位相とし
て示すテストパターン（テストデータ９ａの同期信号“
０”＋ＤＢＳ　＋　Ｉ）　Ｂ　６＋●●●＋ＤＢ６と同
じ）がシフトレンスタ１４の第１段目に発生してそれが
第２図の表のそれに対応する左側に示す２−７変換デー
タ，同期信号“１０００１０００”＋“００１００１０
０１００１●●●”に２−７変換回路３ａで変換され、
このテストパターンが検査トラノクにイノデノクス仁号
に応して書込まれる。この占込みか終ｒするとそれが読
出されて平均値がＮ山されて、ミノ／ングテスト等が行
われる。

このテストが終ｒすると、ＭＰＵ８は、次に、ゲートイ
．；号発／Ｌ同路１２に１／３π位相のテストパターン
発生の指定する選択信号を送出し、前記と同様に信号線
３ｂを介してインデノクス信号を割込み信号として受け
たときにメモリ部９から第２図に示すゼロ位相のテスト
データ９ａをテストパターン発生回路１１にＤＭＡ転送
する。

ゲート信号発生回路１２は、ＭＰＵ８から１／３π位相
を指定する選択信号を受けた時点でシフトレジスタ１４
を“０”クリアして、インデソクス信号を受けた時点で
今度はゲー｝１５ｂを開くためのゲート信号を発生して
ゲート１５ｂを開き、他のゲート１　５　ａｌ　　１　
５　ｃを閉じた状態に制御する。

その結果、ゼロ位相のテストパターンがメモリ部９から
バ，ファアンプ１３、／フトレジスタ１４の第１段１」
のフリンプフロ，プ１４ａ１第２段［」のフリ，ブフロ
ノブ１４ｂを経てゲート１５ｂ、Ｏ　Ｒ　Ｍｌ路ｌ６、
そしてＲ／Ｗ回路３に設けられた２−７変換同路３ａに
加えられる。ここで、／フトレジスタ１４の第２段［］
のフリップフ口，ブ１４ｂの出力は、第１段ｌ］のフリ
ノプフロノプ１４ａの出力より“Ｏ″が１ピント前にあ
る出力となるので、１クロアク分“Ｏ”が先頭に加えら
れてテストデータが同期信号“Ｏ”＋８ＤＢとなり、第
ｌ段目のフリ，プフロップ１４ａの出力（同期信号“０
”＋ＤＢ６）よりその位相が１／３πずれた位相の信号
となる。その結果、第２図に１／３π位相として示す２
−７変換データのテストパターンが発生してそれが検査
トラックにインデ，，クス信号に応じて書込まれる。こ
の書込みが終了するとそれが読出されて同様に平均値が
検出されて、ミン／ングテスト等が行われる。

このテストが終了すると、ＭＰＵ８は、今度は、ゲート
信号発生回路１２に２／３π位相のテストパターン発生
の指定をする選択信号を送出し、前記と同様に信号線３
ｂを介してインデックス信号を割込み信号として受けた
ときにメモリ部９から第２図に示すゼロ位相のテストデ
ータ９ａをテストパターン発生同路１１にＤＭＡ転送す
る。ゲート｛警号発生回路１２は、ＭＰＵ６から２／３
πイ１γ相の指定の遭択４ｉｊ号を受けた時点でシフト
レジスタ１４のクリアし、インデソクス信号を受けた時
点で今度はゲートｌ５ｃを開き、他のゲート１５ａ，１
５ｂを閉した状態に制御する。

その結果、ゼロ位相のテストパターンがメモリ部９から
バッファアンプ１３、シフトレジスタ１４の第１段目、
第２段目のフリップフロップ１４ａｔ　　１　４　ｂｚ
第３段目のフリ，プフロ，プ１４ｃを経て、ここで、第
１段目のフリップフロップ１４ａの出力より“Ｏ”が２
ビット前にある出力（同期信号“０”＋３６Ｄ）を得て
、これがゲート１５ｃ．ＯＲ回路１６を経てＲ／Ｗ回路
３に設けられた２−７変換回路３ａに加えられる。そこ
で、第２図には２／３π位相として示す２−７変換デー
タのテストパターンが発生してそれが検査トラックにイ
ンデックス信号に応じて書込まれる。この書込みが終了
するとそれか読出されて同様に平均値が検出されて、ミ
ソシングテスト等が行われる。

このようにしてＭＰＵ６は、甲，に同じ番地から１，ｉ
Ｊじゼロ位相のテストパターン（同期４ｉ−＋号“０”
＋ＤＢ８）を読出す処理を繰り返すだけで１つの検査ト
ランクにってのテストを行うことができるので、テスト
パターンの発生処理が簡単になり、潜込みテストパター
ンを速く発生することができる。しかも、テストパター
ンの内容の変更は、メモリ部９上のテストデータを変え
るだけで済み、ハードウエアとしてはシフトレジスタと
ゲート回路等の簡単な回路で済む。

ここで、第２図に示すように、変換前のテストデータが
同期信号を含むときには、その同期信号がゼロとなって
いれば、シフトレジスタ１４の各段の出力でゼロのビソ
トを加えることができるので１／３π，２／３πだだけ
ずれたテストパター７をシフトレジスタのそれぞれの段
から出力信号として得ることかできる。また、同期信号
が“１″である場合には、同期信号を独αに発生してそ
れにテストパターン部分を追加するようにすればよい。

以１−．は、テストデータについての位相選択であるが
、テストデータから２−７変換したデータを先に得て、
これをシフトレジスタ１４に人力スるようにしてもよい
。この場合には、同期信号を含むときには、同期信号に
“１”が含まれるので、テストパターンと同期信号とを
分離してテストパターン部分のみをシフトレジスタ１４
に加えるとよい。

以上説明してきたが実施例では、′１”の間に２つ“Ｏ
”が入るテストパターンを発生する場合について説明し
ているが、これは　ｕＯ”がさらに多く挿入されてもよ
いことはもちろんであって、その挿入される数に応じて
さらに多数の位相パターンをシフトレジスタの出力段の
選択で発生させることができる。

また、″０”が挿入される間の“１”は、１桁に限らず
、例えば、“１１００００１１”等であってもよく、こ
の場合には２ビットずつ位相をずらせて“ＯＯ”の部分
が順次“１ｌ”になるテストパターン、例えば、”ｏｏ
ｉｔｏｏｏｏ”と“００００　１　ｔｏｏ”というよう
なパターンをシフトレジスタを２段ずつ選択することで
発生させれることかできる。要するに、この発明では、
４０″のビット位置を“１”に冫フトさせたパターンデ
ータを順次発生させるためにシフトレジスタを“０”ク
リアしてその各段の段数分だけ足すことで位相をずらせ
た異なるテストパターンを発生させるものである。

［発明の効果コ 以上の説明により明らかなように、この発明にあっては
、シフトレジスタと選択回路等の簡単なハードウエアの
構成で済み、しかも、シフトレジスタに加えられるテス
トパターンは、取出す位相の相違にかかわらず、同じパ
ターンで済むことからパターン発生側の制御か簡単でか
つ処理に時間がかからないで済む。また、テストパター
ンの変史はンフトレジスタに加えるテストパターンを換
えるだけで済む。

その結果、ハードウエアの増加が少なく、２−７変換等
のテストパターンを発生する場合のパターン允ｔ時間を
低減することができ、かつ、テストパターンの変史が容
易な装置を実現できる。

【図面の簡単な説明】

第１図は、この発明の磁気ディスク検査装置のテストパ
ターン発生回路を中心としたブロック図、第２図は、そ
のテストパターン発生データの説明図、第３図は、その
磁気ディスク検査装置の全体的なブロック図である。 １・・・磁気ディスク検査装置、２・・・磁気ディスク
、３・・・書込み／続出し（Ｒ／Ｗ）回路、３ａ・・・
２−７変換回路、４・・・平均値回路、５・・・Ａ／Ｄ
回路、６・・・マイクロプロセッサ（ＭＰＵ）、７・・
・検査シーケンス制御回路、８・・・欠陥検出回路、９
・・・メモリ部、９ａ・・・ゼロ位相のテストデータ、 １０・・・バス、１１・・・テストパターン発生回路、
１２・・・ゲート信号発生回路、１３・・・バッファア
ンプ、１４・・・シフトレジスタ、 １５ａ，　　１５ｂ．　　１５ｃ・・・ゲート、　１Ｂ
−ＯＲ同路。

Claims (1)

【特許請求の範囲】
1. （１）“１”のほかに“０”を含むテストデータ及びテ
   ストパターンのいずれかを受ける複数段のシフトレジス
   タと、この複数段のシフトレジスタの各段の出力のいず
   れかを制御信号に応じて選択する選択回路と、この選択
   回路の出力を受けるテストパターン書込み回路と、前記
   制御信号を発生する制御回路とを備え、検査対象となる
   磁気ディスクの検査トラックにテストパターンが書込ま
   れる前に前記シフトレジスタがクリアされ、書込まれる
   テストパターンの位相に応じて前記制御回路が前記シフ
   トレジスタの複数段のうちの１つの出力を選択する制御
   信号を発生することを特徴とする磁気ディスク検査装置
   。