JPH03202945A - メモリアクセス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、メモリアクセス装置に係わり、特に、仮想
記憶機構を有する情報処理装置に使用されるＤＭＡＣ（
ダイレクト・メモリ◆アクセス・コントローラ）に関す
る。

（従来の技術） 周知のように、パーソナルコンピュータ等の情報処理装
置には、メモリアクセス装置としてのＤＭＡＣが設けら
れている。このＤＭＡＣはＣＰＵを介在することなく、
メモリと入出力機器等と間でデータを転送するものであ
り、ＣＰＵの処理能力を高めるものである。

上記ＣＰＵは通常、相対アドレスによって管理されたメ
モリ上で動作し、ＤＭＡＣによってメモリをアクセスす
る場合は、相対アドレスをアクセスするメモリに対応し
て絶対アドレスに変換し、これをＤＭＡＣに転送してい
た。

（発明が解決しようとする課題） ところで、近時、仮想記憶機構を使用した情報処理装置
が種々開発されている。この仮想記憶機構を使用した情
報処理装置では、仮想記憶領域と実記憶領域が所定の大
きさのページに分割され、これら仮想記憶領域と実記憶
領域はマツピングテーブルを使用して対応が取られてい
る。したがって、ＣＰＵは相対アドレスを使用している
ものの、マツピングテーブルを介して実記憶領域内のデ
ータを把握することができるようになっている。

しかし、仮想記憶機構を使用した従来の情報処理装置に
おいて、ＣＰＵによりＤＭＡＣを動作させる場合は、ペ
ージ単位でデータを転送するものであった。したがって
、ページ単位より大きな領域のデータを転送する場合は
、複数回に別けて転送しなければならず、−度にページ
単位より大きな領域のデータをＤＭＡＣによって転送す
ることができないものであった。

この発明は、上記従来の装置が有する課題を解決するも
のであり、その目的とするところは、ページ単位よりも
大きな領域のデータを連続して転送するくとができ、従
来に比べて高速にデータを転送することが可能なメモリ
アクセス装置を提供しようとするものである。

［発明の構成］ （課題を解決するための手段） この発明は、上記課題を解決するため、実記憶領域と仮
想記憶領域との対応をとる管理データおよび各種のデー
タを記憶する主記憶手段と、データの転送指令に従って
、実記憶領域内のデータを転送する転送手段と、前記デ
ータの転送指令に先立って、前記主記憶手段に記憶され
た管理データを前記転送手段に供給する供給手段とを設
けている。

（作用） すなわち、この発明は、転送手段によって実記憶領域内
のデータを転送する場合、主記憶手段に記憶されている
管理データを供給手段によって転送手段に供給し、転送
手段はこの管理データに基づいて仮想記憶領域と実記憶
領域との対応をとることにより、指令された領域のデー
タを連続して転送可能としている。

（実施例） 以下、この発明の一実施例について図面を参照して説明
する。

第１図において、アドレスバス１１、データバス１２に
は、仮想記憶機構を有したＣＰＵ１３が接続されている
。このアドレスバス１１、データバス１２には、ＤＭＡ
Ｃ１４、メインメモリ１５、磁気ディスク装置１６等が
それぞれ接続されている。

前記メインメモリ１５には、Ｏ８（オペレーティング・
システム）や各種プログラムが記憶されるとともに、マ
ツピングテーブル１５ａが記憶されている。このマツピ
ングテーブル１５ａは、仮想記憶領域と実記憶領域とを
ページ単位で管理するものであり、このマツピングテー
ブル１５ａの内容（以下、管理データと称す）は仮想記
憶領域と実記憶領域の内容に応じて書換えられるように
なっている。

一方、前記ＤＭＡＣ１４には、前記マツピングテーブル
１５ａに記憶された管理データを記憶するマツピングＲ
ＡＭ１４ａが設けられており、ＤＭＡＣ１４はデータを
転送する場合、このマツピングＲＡＭ１４ａに記憶され
た管理データに基づいて、ＣＰＵＩＩから供給される仮
想記憶領域内のアドレスを実記憶領域内のアドレスに変
換し、この変換したアドレスに従って、実記憶領域内の
データを転送する。

第２図は、上記ＤＭＡＣ１４の構成を示すものである。

このＤＭＡ　Ｃ１４は、各種データを保持するデータレ
ジスタ１４ｂ１全体の動作を制御するシーケンサ１４Ｃ
１シーケンサ１４ｃの制御に応じてデータの転送元のア
ドレスを発生するソースアドレス発生部１４ｄ１シーケ
ンサ１４ｃの制御に応じてデータの転送先のアドレスを
発生するディスティネーションアドレス発生部１４ｅ１
シーケンサ１４ｃの制御に従ってソースアドレス発生部
１４ｄあるいはディスティネーションアドレス発生部１
４ｅから発生されたアドレスを選択するセレクタ部１４
ｆ１このセレクタ部１４ｆによって選択されたアドレス
を実記憶領域のアドレスに変換する前記マツピングＲＡ
Ｍ１４ａによって構成されている。

上記構成において、例えばＡ−Ｂ　（領域Ｂの内容を領
域Ａに転送）なる処理を実行する場合の動作について説
明する。ここで、領域Ａ、、Ｂは共に相対アドレスで、
例えばページ単位より大きな領域を示すものとする。

ＣＰＵ１３は、先ず、データの転送指令に先立って、第
３図に示すごとく、メインメモリ１５にｔｒ！、憶され
ているマツピングテーブル１５ａ１こ記憶された管理デ
ータを読出し、これをＤＭＡＣ１４に転送する。ＤＭＡ
Ｃｌ４はこの転送された管理データをマツピングＲＡＭ
１４ａに記憶する。

この状態において、ＣＰＵ１３からＤＭＡＣ１４に前記
Ａ−Ｂを実行するための転送指令が供給されると、ＤＭ
ＡＣ１４では、先ず、シーケンサ１４ｃの制御により、
セレクタ部１４ｆによってソースアドレス発生部１４ｄ
が選択される。このソースアドレス発生部１４ｄから出
力されるソースアドレス（領域Ｂの先頭アドレス）はマ
ツピングＲＡＭ１４ａに供給される。このマツピングＲ
ＡＭ１４．に供給されたソースアドレスは、マツピング
ＲＡＭ１４ａを介して実記憶領域のアドレスに変換され
、この変換されたアドレスに対応する実記憶領域からデ
ータが読出される。この読出されたデータ（領域Ｂの先
頭のデータ）は、データレジスタ１４ｂに記憶される。

この後、セレクタ部１４ｆによってディスティネーショ
ンアドレス発生部１４ｅが選択されるとともに、ソース
アドレス発生部１４ｄがカウントアツプされる。

ディスティネーションアドレス発生部１４ｅか、ら出力
されるディスティネーションアドレス（領域Ａの先頭ア
ドレス）は、セレクタ部１４ｆを介してマツピングＲＡ
Ｍ１４ａに供給される。このマツピングＲＡＭ１４ａに
供給されたディスティネーションアドレスは、マツピン
グＲＡＭ１４ａによって実記憶領域のアドレスに変換さ
れ、この変換されたアドレスに対応する実記憶領域にデ
ータレジスタ１４ｂに記憶されたデータが転送される。

この後、セレクタ部１４ｆによってソースアドレス発生
部１４ｅが選択されるとともに、ディスティネーション
アドレス発生部１４ｄがカウントアツプされる。

上記動作を繰返すことにより、ページ単位より大きな領
域Ｂに記憶されたデータを、ページ単位より大きな領域
Ａに連続して転送することができる。

上記転送動作が終了した場合、ＣＰＵ１２はＤＭＡＣ１
４のマツピングＲＡＭ１４ａの内容を第４図に示すごと
くクリアする。

上記実施例によれば、ＤＭＡＣ１４にマツピングＲＡＭ
１４ａを設け、データを転送する際、このマツピングＲ
ＡＭ１４ａにメインメモリ１５のマツピングテーブル１
５ａに記憶された管理データを転送し、この管理データ
に基づいてＣＰＵ１３から供給される仮想記憶領域のア
ドレスを実記憶領域のアドレスに変換している。したが
って、ＤＭＡＣ１４とＣＰＵ１３が同じ記憶領域をアク
セスすることができるため、ＣＰＵＩ　３からページ単
位より大きなデータの転送指令が供給された場合におい
ても、ＤＭＡＣ１４によって連続して指令されたデータ
を転送することができ、従来に比べて転送速度を高速化
することができる。

第５図は、この発明の他の実施例を示すものである。

上記実施例では、ＣＰ　Ｕ　］、　３によってメインメ
モリ１５に記憶されたマツピングテーブル１５ａの内容
をＤＭＡＣ１４のマツピングＲＡＭ１４ａに転送したが
、第５図に示すごとく、２ポートメモリからなるメイン
メモリ２１、およびバスコントローラ２２を使用すれば
、ＤＭＡＣ１４によって直接メインメモリ２１に記憶さ
れたマツピングテーブル２１ａの内容をＤＭＡ　Ｃ１４
のマツピングＲＡＭ１４ａに転送することができる。

このような構成としても上記実施例と同様の効果を得る
ことができる。

なお、上記実施例においては、この発明をＤＭＡＣに適
用したが、これに限定されるものではなく・同様のメモ
リアクセスを行う例えばラスク演算処理装置等に適用す
ることも可能である。

また、上記実施例では、マツピングＲＡＭを使用したが
、これに限定されるものではなく、マツピングレジスタ
等、同等の機能を有する回路を使用することも可能であ
る。

その他、この発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。

Ｃ発明の効果］ 以上詳述したようにこの発明によれば、転送指令に応じ
て連続してデータを転送することができ、従来に比べて
高速にデータを転送することが可能なメモリアクセス装
置を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図はＤ
ＭＡＣの一例を示す構成図、第３図、第４図はそれぞれ
マツピンＲＡＭに対するデータのセット、クリア動作を
説明するために示す図、第５図はこの発明の他の実施例
を示す図である。 １４ａ・・・マツピングＲＡＭ０

Claims (1)

1. 【特許請求の範囲】 実記憶領域と仮想記憶領域との対応をとる管理データお
   よび各種のデータを記憶する主記憶手段と、 データの転送指令に従って、実記憶領域内のデータを転
   送する転送手段と、 前記データの転送指令に先立って、前記主記憶手段に記
   憶された管理データを前記転送手段に供給する供給手段
   とを具備し、前記転送手段はこの供給された管理データ
   に基づいて実記憶領域と仮想記憶領域との対応をとり、
   前記転送指令に従ってデータを転送することを特徴とす
   るメモリアクセス装置。