JPH03201299A - 電子式音声記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は音声等の記録再生装置に関し、特に１個あるい
は数個の半導体集積回路に記録再生回路、記憶回路及び
制御回路等を集積した電子式音声記録再生装置に関する
ものである。

音声あるいは画像の記録再生ｉｉ＊の中で記録後即座に
再生できるものとして広く使用されているのは、磁気テ
ープを利用したチープレ］−ダ及びビデオテープレコー
ダであるが、いずれも磁気テープを記録再生ヘッドに対
し走らせる機械的可動部分を含んでいる。その結果、装
置の小型化計量化にも限度があり、部品点数も多数にの
ぼることから、製造コスト、機械的信頼性および保守保
全においても問題がある。

一方音声技術の分野においては、その再生を種棒の方式
による音声合成技術を用いて行うことが開発され、現在
市場には、テキサスインスツルメンツ社のスピークアン
ドスペル（同社商標）及びそれに続いて数種の音声合成
Ｑｌが出始めＣいる。

現在までに知られている音声合成８！！は、その方式に
より、ホルマント合成方式、線形予測（ＬＰＧ）方式及
び波形ディジタル化方式の３７７式に大別される。通常
最初の２′ｈ式は、音声の再生に関し単位時間当りのメ
モリ容量は少なくて済むが、畠声の記録に関し音声分析
の為に大型コンピュータの様な大がかりな装置が必要で
あり、記録再生Ｑｆｆとして使用１Ｊるには困難がある
。またこれら２方式においては、音声パラメータが声道
モデルを基礎として計算されていることが多く、その結
果人間の声の再生には適していても、自然界の音の再生
には不適当と考えられている。

一方策３の波形ディジタル化方式としては、音声波形を
ナイキスト周波数でサンプリングしてディジタル信号に
するＰＣＭ方式、およびその変形であるデルタ変調方式
が良く知られている。１標本当り１ピツ１〜で符号化す
るこのデルタ変調方式は、伝送路での符号誤差が多いと
きにも通信できるという優れた特徴のため主として特殊
用ディジタル通信に使用され、最近は半導体ＬＳＩ技術
の著しい進展により、プログラム制御ディジタルフィル
タ、モータ遠隔制御、音声スクランブル処理、各種計８
１器類等、通信以外の用途が考えられる様になってきた
。

本発明の目的は、半導体メモリを用いて、可動部分のな
い電子式音声記録再生装置を提供することである。

本発明の他の目的は、半導体メモリとデルタ変調回路を
単一半導体チップに集積し、このデルタ変調回路を記録
モードと再生モードの両モードにＪ３いて使用できる電
子式音声記録再生装置を提供することである。

本発明の他の目的は、コンパクトで軒昂な記録再生装置
を提供することであり、人形やおもちゃ等、種々の形を
した物体の中に組込める自由度をもった記録再生装置を
提供することである。

本発明の他の目的は、半導体メモリを有効に利用し、よ
り多くの内容を記録することのできる音声記録再生装置
を提供することである。

本装置の概略内訳 第１図に本発明による音声Ｆｔ！録再主再生装置ブロッ
ク図を示し、第２図にその斜視図を示す。太閤の声ある
いは自然界の音等（音声と総称する）を本装置に入れる
マイクロフォン２は、マイク増幅器３に接続される。増
幅されたマイク増＠ｉａ３の出力は、デルタ変調器４、
レベル検出器５、制御１Ｆ！！回路６、ランダムアクヒ
スメモリ（ＲＡＭ＞７およびフィルタ回路８を内蔵する
音声記録再生半導体チップ９に入力される。この８声記
録ＦＪ　ｔｉ−、＃’導体装置１１１の主要部は、１個
又は数個の大規模集積回路（ＬＳＩ）により構成される
電子回路であって、その詳細は後述される。音声記録再
生半導体チップ９で再生された音声アナ〔」グ信月は、
オーディオパワーアンプ１０で増幅され、スピーカ１１
により出力される。

第２図に示す如く、マイクロフォン２、マイク増幅器３
、音声記録再生半導体チップ９、オーディオパワーアン
プ１０およびスピーカ１１は電池１！Ｉ（図示ぜず）、
スイッチ１２（電源スィッチ、記録（Ｒｅｃｏｒｄ　）
スイッチ、再生（Ｐｌａｙｂａｃｋ）スイッチ）と共に
単一の小型プラスチック容器１３に収納される。容ＩＪ
Ａ１３は更にぬいぐるみ人形あるいはおもちゃの中に収
納することもできる。

記録再生操作の概略的説明 本発明の記録再生＠置１の詳細な構成の説明に先立ち、
まずその記録再生操作につき簡単に説明する。

電源スィッチおよび記録スイッチ（スイッチ１２のひと
つ）がオン状態となっているときに、音声がマイクロフ
ォン２に入ると、音声アナログ信号はマイク増幅ｉ５！
３で増幅され、この音声信号レベル検出器５において所
定レベル以上のものであると判断されると、デルタ変調
器４により、ディジタル信号に変換される。（デルタ変
調については後述する） ディジタル化された音声データは、制御回路６の制御の
もとにランダムアクセスメモリ７に一時的に記憶される
。

再生動作は、再生スイッチ（スイッチ１２のひとつ〉の
操作に応答して行われる。ランダムアクセスメモリ７に
記録された音声データは、街びデルタ変調器４に与えら
れ、アナログ信号に再び変換され、フィルタ回路８でυ
ンプリングノイズが除去された後オーディオパワーアン
プ１ｏを介して、スピーカ１１Ｊこり音声として出力さ
れる。

音声記録の為の回路構成と操作 １１図の電子回路即ち音声記録再生半導体チップ９の詳
細を第３図に示す。

音声を＆！録する為のスイッチ２ｏと再生づる為のスイ
ッチ２１は、半導体チップ９の外に設番）られ、ピンを
通じ制御回路６に接続される。半導体チップ９内の操作
のサイクルを規定する為の発振回路が他のピンを通じて
制御回路６その他の回路に供給される。

デルタ変調器４は、第１比較回路２２、第１ゲート２３
、標本化・保持（Ｓａｍｐｌｅ　＆　Ｈｏ１ｄ　）回路
２４、パルスパターン検知回路２５、シラビックフィル
タ２６、第２ゲート２７、増輻器２８、および積分回路
２９を含んでいる。デルタ変調器４の主要部はＬＳＩ半
導体チップ内に集積でき、大きな抵抗値、容量値を要求
される部品のみ、その設計条件に応じ外付は部品を用い
ることができる。

音声データをＲＡ　Ｍ　７へ記録するには、まず電源ス
ィッチ３０をオン状態にし、９．０ボルトの電源３１を
電子回路９に投入し、ブツシュボタン式の記録スイッチ
２０をオンにする。このスイッチ操作で記録再生装置は
録音待機状態となる。即ち、制御回路６は記録スイッチ
２０に応答して記録信月を発生し、第１のゲート２３を
動作させ、第１比較回路２２の出力線３２を標本化・保
持回路２４の入力線３３に接続させ、同時にＲＡＭ７か
らの出力１１Ａ３４が標本化・保持回路２４の入力１３
３と遮断されるようにする。この状態を第３図の第１ゲ
ート２３に実線矢印で示づ。この第１ゲート２３は、良
く知られているＮＯ３ＦＥＴのトランスファーゲート回
路で構成することができる。

制御回路６は同時に、デルタ変調器４の出力をフィルタ
回路８に入れない様に第３ゲート３５を同状態にする。

このゲート３５の遮断により、スピーカ１１とマイクロ
フォン２との間のハウリングを防止することができる。

この様な録音待機状態につき第４図を用いて更に詳しく
述べる。第４図上部の枠内には、記録モードの際使用さ
れる記録制御回路４１が、下部の枠内には再生制御回路
４２（後述）が図示されている。第４図の記録制御回路
４１と再生制御回路４２とが第３図の制御回路６を構成
する。左側の枠内には第３図と同じレベル検知器５が示
され、記録１ＩＩＩ　ｍ回路４１と接続されている。

記録スイッチ２０をオンすると、電源電圧Ｖ。Ｄ（論理
”　１　”　）が第１の７リツプ・ノロツブ（ＦＦ）回
路４３のデータ人力りに与えられる。

第１の「「４３はクロックパルス（Ｃ，Ｐ、）の信号に
より、出力Ｑを第２のＦ「４４および４５に与える。ゲ
ート４５は、第１　ＦＦ４３の出力Ｑと第２ＦＦ４４の
逆極性出力Ｑとを得て、記録スイッチ２０が押されたこ
とを検出する。

第５図に第１、第２、第３のＦＦ４３．４４゜４６およ
びゲート４５の論理状態をクロックパルス（Ｃ，Ｐ、）
と共に示す。記録スイッチ２０がオフ状態（Ｃ，Ｐ、１
のタイミング）のときは、第１　ＦＦ４３の入出力（Ｆ
Ｆ１Ｄおよび「「１Ｑとして第５図に示す）は共に論理
１１０　Ｉ＋であり、第２ＦＦ４４の出力Ｑ（ＦＦ２Ｑ
と示す〉は逆に°“１″であり、その結果ゲート４５の
出力（Ｇと示す）は１″で第３　ｒ−Ｆ　４６の出力Ｑ
（ＦＦ３Ｑと示す）はＯ″となっている。

記録スイッチ２０がオン状態となり、「Ｆ１ａのＤ入力
に論理“１″が入力されると（Ｃ，Ｐ。

２のタイミング）、ト「４３のＱ出力は°゛１”となる
がその時ＦＦ４４は前の状態を保持している。

次のクロックパルス（Ｃ，Ｐ、３のタイミング）で、「
Ｆ４４のＱ出力は０″となり、ゲート４５の出力は、Ｃ
，Ｐ、２からＣ，Ｐ、３までの時問だけ論理“０″を「
１４６に供給する。［［４６のＱ出力４７の信号“１″
によって、先に述べた第３図の第１ゲート２３を、第１
比較器２２の出力線３２と標本化・保持回路２４の入力
ｌｌ３３とが接続されるように切換える。またフィルタ
ー回路８の第３ゲート３５を開状態にする。更に、標本
化・保持回路２４の出力線４８とＲＡ　Ｍ　７への入力
１１４９とを閉じるように第４ゲート５０を閉状態にす
る。これで本装置は録音待機状態となる。

再び第３図に戻り、記録操作の説明を続６）る。

音声入力信号のレベル設定と検知とは、レベル検知器５
によって行われる。本発明においてこのレベル設定及び
レベル検知の機能は重要である。半導体メモリを用いる
本５ＡＰ４においては、メモリを有効に利用しなければ
ならない。実際に録音したい音の前後に入力される無駄
な音（ノイズを含め）を記録してはならない。所定のレ
ベル以上の入力があったときのみ、ＲＡＭ７に音声デー
タを入力し記録さぜ、限られた記憶容畿のＲＡＭ７を最
大限利用する為に、このレベル検知器５が用いられる。

レベル検知器５は、音声入力端子５１からの入力と、抵
抗分割（固定抵抗５２と外部の半固定抵抗５３）によっ
て設定された電Ｒレベルとを比較する第２比較器５４を
含んでいる。音声入力が設定電圧レベルより低いと、第
２比較器５４は第４図に示すように、論理゛０″を記録
制御回路４１の第４７リツプ・フロップ回路５５に入れ
、この記録制御回路４１のＲＡＭ操作動作を禁止する。

固定抵抗５２と半固定抵抗５３とで設定された電圧レベ
ル（１，Ｏ〜１．５ボルト〉以上の音声入力が第２比較
器５４に入ると、初めて論理１１１　ＩＩを第４図の記
録制御回路４１の「「５５に与えこれを記録モードに切
換える。

マイクロフォン２の音声入力（アナログ信号）は、マイ
ク増幅回路３で増幅され、デルタ変ｗ４器４の第１比較
器２２に導入される。第１比較回路２２において、時刻
（１）における音声入力のアナログ信＠Ｘ（ｔ）は、サ
ンプリングクロック信号におけるひとつ前の時刻（ｔ−
１）のディジタルのデータＹ（ｔ−１）と比較され、そ
の比較の結果はディジタル信号の形で出力１１３２に出
力される。この様な符号化技術はデルタ変調と呼ばれる
。このデルタ変調方式自体は既に知られており、いくつ
かの種類がある。

デルタ変調方式については、Ｅｌｅｃｔｒｏｎｉｃｓ誌
１９７７年１０月１３日号８６−９３頁（対応論文は日
系エレクトロニクス誌１９７８年２月２０日号１６９−
１８５頁）に記述されている。本発明の記録再生装置の
一部では、デルタ変調のひとつであり、電話において利
用されている連続７′＋１変傾斜デルタ（Ｃｏｎｔｉｎ
ｕｏｕｓ　Ｖａｒｉａｂｌｅ　５ｌｏｐｅ　Ｄｅｌｔａ
　：ＣＶＳＤ）変調と呼ばれる適応デルタ変調方式が採
用される。

本質的に、デルタ変調［？Ｇよ、閉ループ・サンプル値
制−系（ｃｌｏｓｅｄ−１ｏｏｐ　５ａｕｌｅｄ−ｄａ
ｔａＣｏｎｔｒｏｌ　ｓｙｓｔｅｍ＞であって、棟木化
寸べき入力（本発明の場合アナログ音声入力）直前のく
ひとつ前のサンプリングクロックでの〉入力信号との量
子化近似値との差によって定まる極性をもつ二進パルス
を出力するものである。典型的デルタ変調方式のひとつ
である直線デルタ変調方式は、アナログ入力信号の広い
範囲にわたって高いＳ／Ｎ比を維持できないという欠点
を有している。本装置においては、Ｓ／Ｎ特性を改良す
るために上述のＣｖＳＤ変調方式を使用するのが好まし
い。

標本化すべき入力である音声アナログ入力信号Ｘ（ｔ）
は、外部のマイク増幅器３より、キャパシタＣＯを介し
て第１比較器２２に入る。この音声アナログ入力と比較
されるべき信号（直前の入力信号の量子化近似値）Ｙ（
ｔ−１）は、積分器２９から同様にこの第１比較器２２
に入力される。

第３図の第１比較器２２の出力線３２は、制御回路６の
制御下にある第１ゲート２３によって、標本化・保持回
路２４の入力線３３に導かれる。

この時、即ち記録操作の間、このゲート２３は、ＲＡ　
Ｍ　７の出力１ｉ１３４と標本化・保持回路２４の入力
線３３との間を遮断する。

第１比較器２２は、（１）　Ｘ　（ｔ）　＞Ｙ　（ｔ−
１）のとき、１ビット語ＩＩ　１１１を出力しく２）ｘ
（１）≦Ｙ（ｔ−１）のとき、１ビツト詔′″０″を出
力する。このとき、“１″′又は“０″の１ビット語の
長さくパルス幅〉は、音声入力信号により決るものであ
って、全く不規則な良さをｈしている。

第１比較器２２で１ビット詔の二進？？１号に変換され
た音声入力信号は、クロックパルス（Ｃ，Ｐ、）の存在
のもとに、標本化・保持回路２４におい′Ｃ標本化され
、ここに極めて短い時間−時的に保持される。

第６図に、第１ゲート２３、標本化・保持回路２４及び
パルスパターン検知回路２５を示す。標本化・保持回路
２４には、第１比較器２２からゲート２３を介して送ら
れる１ビット語がデータ入力（Ｄ）から入る。同時にサ
ンプリングパルスであるクロックパルス（Ｃ，Ｐ、）も
与えられる。

このサンプリングパルスの周波数は、本装置の設計条件
あるいは、使用により、４にＩｌｚ〜１６にＨｚの間の
いずれかを選択して使用できる。

各サンプリングパルスにおいて標本化された２進符号の
音声データは、標本化・保持回路２４のＱ出力４８から
、ゲート５０（第３図〉を経てＲＡＭ７に送られ、記憶
される。

ＲＡＭ７は、良く知られた入力順に出力可能なくいわゆ
るｒｔｒｓｓｔ−ｔｎ−ｒｉｒｓｔ−ｏｕｔ形式の〉シ
フトレジスタを用いるのが本装置の半導体チップを簡略
化する上で好ましく、本実施例では約１０にビットのシ
フトレジスタを用いたが、音声データの容量、応用上の
要求に応じ、他の形式の記ｔｌＩ−７段、たとえばテキ
サス・インスツルメンツ・インコーホレーテッド所有の
米国特許第３．９４０，７４７号に記載された高速ＲＡ
Ｍの構成を採用することもできる。また後述する様に、
半導体チップ９の外に、拡大用ＲＡＭを接続し、音声デ
ータの記憶容蟻を増大することもできる。

ＲＡＭ７は、第４図の記録制御回路４１の第４の「Ｆ５
５のＱ出力５６（記録信号）にｊ：り操作される。第４
のＦＦ５５は、本装置が記録待期状態にあっても、所定
レベル以上の音声入力を第２比較回路５４が検出するま
でその出力Ｑを出さずＲＡＭ７の記録動作を禁止してい
る。

この音声データは同時に第３図および第６図に示される
パルスパターン検知回路２５に送られ、ここで音声デー
タの流れが連続した同一極性のものであるか否かの検知
がなされる。本装置の検知回路２５では、同一極性の枕
木化音声データが３個連続したとき、これを検知して論
理ＩＩ　Ｉ　１１を出力しシラビックフィルタに送るよ
う１ｉＱｌされている。即ち、３個の連続する標本化音
声データＥ　（ｔ−２）、Ｅ　（ｔ−１）、Ｅ　（ｔ）
が全てｉｉ　１　ｕであるか、又は全て“ＯＩＩである
とき、検知回路は１ビツト遅れて“１″を出力し、他の
場合はＯ１１を出力する。サンプリングクロックの周波
数が１６にｆｉｚ前後あるいはそれ以下のときは、３個
のパルスパターンを検知するのが最も好ましいが、その
周波数が高い場合は、Ｄ型フリップ・７０ツブ回路の個
数を変えて３ｆ！４以上の音声データの流れを検知する
ことができる。−膜化して８うと、検知回路２５は、Ｎ
（整数）個の連続する標本化音声データの列を標本化・
保持回路２４から受けて同時に保持しく本実施例ではＮ
−３）、次々と受ける音声データの列がＭ〈整数〉回向
−の極性あるいは同一の論理（１１１ＩＩ又は０″〉で
あるとしたとき、Ｍ≧Ｎ′Ｃ″あること検知して（Ｍ−
Ｎ＋１＞個の連続する高レベルあるいは１″の検知信号
出力を１ビット送らせて線に発生し、Ｍ＜Ｎのときは低
レベルあるいはＯＩＩの検知信号出力を線に発生する。

第６図右側の破線枠で囲まれた回路が本実施例によるパ
ルスパターン検知回路２５であって、２個のＤ型フリッ
プ・フロップ６１および６２とＮＡＮＤゲート６３と検
知信号を一時的に保持するＤ型フリップ・フロップ６４
とを含んでいる。

Ｄ型フリップ・フロップ６１．６２．６４は共通のクロ
ックパルスｃ、ｐ、により動作づる回路である。

第７図に、クロップパルスＣ，Ｐ、に対応させて、第１
比較器２２の出力（ＣＯＭＰ）　、標本化・保持回路２
４の出力Ｃ８＆口）およびパルスパターン検知回路２５
の出力（ＰＰＤ）の関係を示す。ここで標本化・保持回
路２４の出力（Ｓ＆口〉は、ＲＡＭ７に記憶される高声
データにも対応する。バルスパタ〜ン検知回路２５の出
力６５は、第３図に示す次のシラビックフィルタ２６に
与えられる。シラビックフィルタ２６は、パルスパター
ン検知回路２５の出力を受け、音声入力信号Ｘ（ｔ）の
包絡線に対Ｖる形で、１分回路２９から第１比較器２２
へ帰還される帰還信号Ｙ（↑〉のステップ高さを制御す
る電圧Ｅ〈正）および−Ｅ（負）をその２個の出力端に
発生づる。

パルスパターン検知回路２５の出力はこれに接続された
抵抗Ｒ４７１を通じこの抵抗Ｒ７７１と接地電位の間に
接続されたキー・パシタＣ１７２を充電し、これらＲと
Ｃ１の時定数により、電圧Ｅおよび−Ｅの波形（音声人
力信号の包絡線に対応）の立上り曲線を作る。また抵抗
Ｒ２７３とキャパシタＣ１で決められる時定数により、
電圧Ｅおよび−Ｅの波形の立下り曲線を作る。立下り曲
線は、第２ゲート２７の選択により、キャパシタＣ１７
２に蓄積された電荷が増幅器２８を通じ積分器２９に流
れるとき作られる。

一般に音声信号の包絡線は、立上り曲線部分が急で、立
下り曲線部分がゆるやかである。抵抗７１および７３、
キャパシタ７２の時定数は、５〜１０ｍ秒で、音声の代
表的ピッチ周期と同じに設計される。場合によっては、
音声のシラブル長に対応させて、時定数を１００ｍ秒と
高くすることができる。本実施例ではピッチ周期に対応
する時定数を選定している。

正電圧Ｅは、線７４を通じ第２ゲート２７に直接！ｉえ
られ、０電バーＥは、インバータ７５を介し、正電圧Ｅ
を反転させて、他のＩＪ７６を通じ同じゲート２７に与
えられる。

第２ゲート２７において、正電圧Ｅと負電圧−Ｅの選択
が行われる。標本化・保持回路２４の出力が高レベル“
１″のとぎは、正電圧Ｅが、また逆に低レベル゛Ｏ″の
ときは負電圧−Ｅが選択される。

選択された多植信＠（正Ｎ圧Ｅまたは負電圧−Ｅ）は、
増ｆｉ器２８を通り、積分器２９（抵抗Ｒ３とキャパシ
タＣ２）に与えられる。積分器２９の出力は、帰還信Ｍ
Ｙ（ｔ）として、第１比較器に与えられ、上述の変調操
作が繰返えされる。

記録モードにおいて（よ、第３ゲート３５が聞かれてい
るので、デルタ変調された菖声信月は、フィルタ回路８
には与えられない。

音声再生の為の回路構成と操作 本発明の重要な特徴は、ｃｖｓｏ変：Ｊｉｌ器４および
ＲＡＭ７が音声記録時と同様に音声再生時にも使用され
ることである。

第３図及び第４図に示される再生用スイッチ（プレイバ
ックスイッチ）２１は、ピンを通じ半導体デツプ９の中
の制御回路６に接続されている。

第４図下段の枠で示す再生制御回路４２は、再生スイッ
チ２１に応答する。再生スイッチ２１をオン状態にする
と、高レベル信号が第５７リツプ・フロップ（Ｆ　Ｆ　
）回路８１のデータ人力りに与えられる。１５ＦＦ８１
は、りロックパルスｃ、ｐ。

により、出力０を次の第６ＦＦ８２Ｊ５よびゲート８３
に与える。ゲート８３は、第５ＦＦ８１の出力Ｑと、第
６ＦＦ８２の逆極性出力Ｑとを得て、再生スイッチ２１
が押されたことを検出する。第７のＦＦ８４はゲート８
３の出力を一時保持し、再生信号をその出力＃！８５に
与える。再生制御回路４２の構成は、基本的に前述の記
録制御回路４１と同じであって、第５図の信号関係図を
見れば、この再生ＩＩ、ＩＩ　ｉ１１回路４２の信号間
係が理解できる。

記録！１ｌｔ１１回路４１と再生制御回路４２とは、第
４図に示される様に、相互に関係づけられており、記録
モードのときは記録制御回路４１のみが動作し、再生１
１Ｊ　Ｉ１１回路４２は再生信号を発生しない様に、ま
た逆に、再生モードのときは再生制御回路４２のみが動
作し、記録制御回路４１は記録Ｃｊ月を発生しない。こ
の構成により、両モードの干渉を防止し、本装置の動作
を確実で誤りのないものにする。

再生制御回路４２は、再生信号を出力１ｉ１８５として
発生し、第３図の第１ゲート２３の状態を変更して、Ｒ
ＡＭ７の出力＄１１３４と標本化・保持回路２４の入力
線３３とを接続し、第１比較器２２から標本化・保持回
路２４への入力を遮断する。

再生信号はゲート５０を開き、標本化保持回路２４の出
力４８がＲＡＭ７に入力されないようにする。これはＲ
ＡＭ７の中に記憶された音声データの配列を変化させな
いためである。また再生信号は、フィルタ回路８の第３
ゲート３５を閉じスピーカへの出力を可能にする。更に
再生信号はＲＡＭの出力動作をも可能にする。ＲＡＭ７
のアドレスが終了すると、第４図のＨ５ＴＯＰにアドレ
ス終了信号が入り、ＦＦ８４において再生モードが終了
する。

第３図のＲＡＭ７に蓄積された２進符月の音声データは
、再生信号に応答して、第１ゲート２３を通って標本化
・保持回路２４、パルスパターン検知回路２５、シラビ
ックフィルタ２６、第２ゲート２７、増幅器２８、およ
び積分器２９に与えられる。ここでのＣＶＳＤ変調は、
記録モードにおける変調とほぼ同様である。記録モード
と違うのは、積分器２９のアナログ出力が第１比較器２
２に戻されることなく、フィルタ回路８に与えられるこ
とである。

フィルタ回路８は、バッファ増幅器９１、フィルタ増幅
器９２及び周辺の抵抗、容量回路等を含むよく知られた
フィルタ回路で、積分器２９からの出力に含まれている
サンプリングノイズあるいは量子化ノイズを除去する。

フィルタ回路８によりなめらかにされた波形のアナログ
音声出力は、オーディオパワーアンプ１０を通じ、スピ
ーカ１１より出力される。

音声データ記憶の拡張 第３図の半導体チップ９に内蔵されたＲＡＭの音声デー
タ記憶容ａは、半導体チップの外部にＲＡＭを追加する
ことにより拡張できる。第８図に、多数の外部ＲＡＭチ
ップを主半導体チップに接続する構成を示す。

主半導体チップ９は、第３図に示された半導体チップで
あり、デルタ変Ｉ！Ｈ！Ｊ４、レベル検出器５、制御回
路６、ＲＡＭ７、およびフィルタ回路８等を内蔵してい
る。第８図においては３個の外部４゜ ＲＡＭ１０１，１０２．１０３を示す。各々の外部ＲＡ
Ｍはその中に、主半導体チップ中のＲＡＭと同様の音声
データ記憶用ＲＡＭセル（あるいはシフトレジスタＭ）
と、ＲＡＭセル（あるいはシフトレジスタ〉の制御回路
と、ダイブミックＲＡＭ（あるいはダイナミック　シフ
トレジスタ）のリフレッシュ回路等を含んでいる。

主半導体チップ９と外部ＲＡＭ１０１，１０２゜１０３
との間は、データ入出力リード１０４、クロックリード
１０５、記憶開始信号用リード１０６、再生開始信号用
リード１０７、特定の外部ＲＡＭの操作終了を表わす信
号の為のリード１０８、および特定の外部ＲＡＭの操作
開始を表わす信号の為のリード１０９等とにより第８図
に示される如く並列に接続される。

【図面の簡単な説明】

第１図【よ本発明による音声記録再生装置のブロック図
であり、第２図はその斜視図である。第３図は第１図の
電子回路すなわち音声記録再生装置体チップの詳ｍな回
路図である。第４図は録音待機状態を説明するための制
御回路の詳細な回路図である。第５図は第４図における
フリップ・７０ツブ回路り論理状態を示すタイミング図
である。 第６図は第１ゲート、標本化・保持回路およびパルスパ
ターン検知回路の詳細を示す回路図である。 第７図は第１比較器の出力、標本化・保持回路の出力お
よびパルスパターン検知回路の出力のタイミング図であ
る。第８図は音声記録再生半導体チップと外部ＲＡＭと
の関係を示す結線図である。 〈符号の説明） １・・・・・・音声記録再生装置 ２・・・・・・マイクロフォン　　３・・・・・・マイ
ク増幅器４・・・・・・デルタ変調器　　　５・・・・
・・レベル検出器６・・・・・・制御回路 ７・・・・・・ランダムアクセスメモリ（ＲＡＭ）８・
・・・・・フィルタ回路 ９・・・・・・音声記録再生半導体チップ１０・・・オ
ーディオパワーアンプ １１・・・スピーカ

Claims (1)

【特許請求の範囲】
1. （１）ａ）アナログ信号をデジタル信号に変換するＡ／
   Ｄ変換手段と、 ｂ）前記Ａ／Ｄ変換手段の出力を記憶する記憶手段と、 ｃ）前記記憶手段から読みだされたデジタル信号をアナ
   ログ信号に変換するＤ／Ａ変換手段と、ｄ）録音指示を
   する録音指示手段と、 ｅ）前記録音指示手段により録音指示がなされたことを
   検出して前記記憶手段に順次書き込み指示をする書き込
   み制御手段と、 ｆ）前記録音指示手段による録音指示終了時と記憶手段
   の記憶容量全部に記憶内容を書き込んだ時との何れかを
   早く発生した時を検出して前記書き込み制御手段の書き
   込み指示を終了せしめる録音終了時検出手段と、 ｇ）前記書き込み指示終了時における前記記憶手段の書
   き込みアドレスを記憶する最終アドレス記憶手段と、ま
   た、 ｈ）前記書き込み指示終了後から前記記憶手段の記憶内
   容を前記書き込み指示がなされた最初のアドレスから前
   記記憶手段に記憶した最終アドレスまでを順次読み出し
   指示する読み出し制御手段とを有する音声記録再生装置
   。