JPH0320096B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、入力側と出力側の間をパルストラ
ンスにより絶縁されて成る平衡差動形NRZ（ノ
ン・リターン・ゼロ）デイジタル信号伝送回路に
関するものである。

マイクロプロセツサを取り入れた各種制御用の
コントローラと周辺入出力装置との間のデータ伝
送用としては、耐ノイズ性、耐圧性および信頼性
の高い伝送回路が要求される。所で、一般的に、
デイジタル伝送回路として、次の２つのタイプが
ある。その一つは不平衡形伝送回路であり、他の
一つは平衡差動形伝送回路である。前者は信号線
が複数であつても一つの共通のグランド線を使用
するため、一回路当りの信号線が少なく、伝送ラ
インの簡素化を図れる反面、雑音に弱いという短
所を持つている。これに対して後者は、２本の信
号線を伝わる信号の極性が交互に正負と切り換わ
る差動回路を用いるため、誘導ノイズは互いに打
ち消されて、耐ノイズ性が前者に比べて向上する
という利点がある。従つて、不平衡形伝送回路は
比較的近距離でノイズ環境の良い場合に用いら
れ、平衡差動形伝送回路は比較的遠距離の伝送に
使用される。

次に、平衡差動形伝送回路の基本的な構成例を
第１図に示したのでその概略を説明する。

送信ステーシヨン１では、送信データ作成部２
によつて作成されたデイジタル信号が、ラインド
ライバ３を経由して、伝送ライン４にのせられ
る。伝送ライン４は、一般に磁気的な誘導ノイズ
の影響を少なくするため、ツイストペア線が用い
られる。受信ステーシヨン５では、伝送データは
ラインレシーバ７を介して受信データ処理部６で
処理される。伝送距離が長く、ノイズ環境が悪い
場合には、第１図の伝送回路に比べてより耐ノイ
ズ性を向上させ、かつ送受信ステーシヨン間での
耐圧を持たせるために、パルストランスによつて
送受信ステーシヨン間を絶縁する平衡差動形伝送
回路を用いることが望ましい。

第２図は、パルストランスを用いた従来の絶縁
形平衡差動形伝送回路の一例を示す回路図であ
る。この回路は、第１図におけるラインドライバ
３と同等の機能をもつものである。第２図におい
て、１３，１４はそれぞれパルストランスを示
す。

次に、第２図を参照してパルストランスによる
絶縁の態様と回路の基本的動作の概要を述べる。

パルストランスは、１次側にコイルに流れる電
流の変化によつて、１次側コイル両端の電位差を
２次側コイル両端の電位差として伝えるもので１
次側コイルに入力する信号はパルストランスが飽
和しないような電圧、周波数を持つ交流に限られ
る。従つて、第１図のラインドライバ３の出力側
にパルストランスを単に接続しただけでは、直流
および周期の長い入力データは、伝送できない。
よつて、伝送データを周期の短い交流信号に変換
して、パルストランスの１次側に入力し、２次側
より出力される交流信号を再び元のデータに再現
する必要がある。

第２図において、クロツクはデータの周期に比
べて十分短い周期を持つている。データが“ハ
イ”レベルの時、ゲート８からはクロツクの反転
出力が出力し、ゲート１０の出力は常に“ハイ”
となる。従つて、パルストランス１３のみが動作
し、２次側の出力電圧がクロツクに同期して発生
する。発生した電流は、ダイオード１５を通して
コンデンサ１７により平滑され、この電流により
トランジスタ２１が“オン”の状態となる。トラ
ンジスタ２１の“オン”により、出力端２５から
は外部電源２３から正電圧が供給され、受信ステ
ーシヨン５（第１図）の中のラインドライバ７か
らの電流は、出力端２６を介して外部電源２３に
帰還する。

一方、データが“ロー”レベルの時は、上記と
同様に、パルストランス１４のみが動作し、ダイ
オード１６、コンデンサ１８を通して、トランジ
スタ２２が“オン”状態となる。従つて、出力端
２５，２６は、上記と逆の電圧が発生する。

第２図に示した従来の絶縁形平衡差動形出力回
路では、パルストランス１３，１４の２次側の回
路において、外部電源２３，２４を必要とする。
このため、受信ステーシヨンから外部電源を供給
する必要があり、信号線の他に電源線を用意する
煩雑さを伴なう。また、外部電源の供給が電源の
故障、ケーブルの断線等により中断した場合、デ
ータの伝送ができなくなり、信頼性の面からも大
きな負担となる。さらに、従来の回路では、出力
電圧が外部電源に依存しているため、出力電圧を
変更する必要が生じた場合には、新たな外部電源
を用意しなければならないという欠点がある。

これに対し、この発明は、上述した如き従来の
絶縁形平衡差動形出力回路における問題点を解決
するためになされたものであり、また外部電源を
必要としない信頼性の高い絶縁形デイジタル信号
伝送回路を提供することを目的とする。

この発明の構成の要点は、パルストランスによ
り絶縁された平衡差動形デイジタル伝送回路にお
いて、デイジタル入力信号をクロツクにより交流
信号に変換し、パルストランスを介して出力され
る変換交流信号を整流回路により直流に変換する
と同時に整流回路に付随して出力されるスイツチ
切換信号をスイツチ部に印加することにより、入
力データ信号の“ハイ”、“ロー”状態を平衡差動
形の出力として出力できるように構成した点にあ
る。

次に図を参照してこの発明の一実施例を説明す
る。

第３図は、この発明の一実施例を示す回路図で
あり、第４図は、第３図における各部信号のタイ
ミングチヤートである。

第３図において、インバータ２７、オープンコ
レクタバツフア２８，２９およびパルストランス
３０，３１により構成される回路は、データをク
ロツク信号により、該クロツクと同期した交流に
変換する部分である。

データ信号が“ハイ”のとき、オープンコレク
タバツフア２８の片側の入力は“ハイ”となり、
該オープンコレクタバツフア２８はクロツクが
“ハイ”のときのみ“オン”となる。従つて、
Vccからの電流はパルストランス３０の１次側コ
イルを経由して、オープンコレクタバツフア２８
に流れ込む。パルストランス３０の２次側コイル
には、巻数比に比例した電圧±Vp（Vp＝Vcc×
ｎ）が発生する。この時、インバータ２７の出力
は“ロー”であるのでオープンコレクタバツフア
２９は、クロツクの入力にかかわらず“オフ”と
なり、パルストランス３１の２次側コイルには電
圧は発生しない。

一方、データ信号が“ロー”の場合には、上記
と同様にオープンコレクタバツフア２８が“オ
フ”となり、オープンコレクタバツフア２９が
“オン”、“オフ”を繰り返すためパルストランス
３１の２次側コイルには電圧±Vpが発生する。

以上の各部信号のタイミング関係を、第４図に
おいて、クロツク、データが与えられた場合
について、タイミングチヤート〜に示す。

但し、はインバータ２７の出力波形、はバ
ツフア２８の出力波形、はバツフア２９の出力
波形、はパルストランス３０の２次側コイル出
力、はパルストランス３１の２次側コイル出力
である。

第３図において、整流回路３２，３３及びスイ
ツチ部３７，３８により構成される回路は前述の
回路によつて交流に変換されたデータ信号を平衡
差動形の出力信号として再現する部分である。こ
こでスイツチ切換信号３４はパルストランス３０
の２次側コイルに電圧が励起されている時のみ
“ハイ”となる。スイツチ部３８は、スイツチ切
換信号３４が“ハイ”のときのみ“オン”状態と
なる。また、スイツチ切換信号３５はパルストラ
ンス３１の２次側コイルに電圧が励起されている
時に“ハイ”となる信号でスイツチ部３７は、ス
イツチ切換信号３５が“ハイ”のときに“オン”
状態となる。

データ信号が“ハイ”のとき前述の変換回路に
より、パルストランス３０の２次側コイルに発生
した電圧±Vpは整流回路３２によつて直流に変
換され、整流回路３２の出力Ａには、基準電位点
Ｇ３６を基準として＋Vpの電圧が発生する。同
時に整流回路３２にて検出されたスイツチ切換信
号３４は“ハイ”となり、スイツチ部３８は“オ
ン”する。この時、整流回路３３からは電圧が発
生しておらず、スイツチ切換信号３５は“ロー”
であり、スイツチ部３７は“オフ”している。従
つて、出力端３９には出力端４０を基準として＋
Vpの電圧が出力され、電流は外部負荷４１、出
力端４０及びスイツチ部３８を経由して基準電位
点Ｇ３６に帰還する。

データ信号が“ロー”のときには整流回路３３
の出力Ｂに基準電位点Ｇ３６を基準として＋Vp
の電圧が発生し、スイツチ切換信号３５が“ハ
イ”となりスイツチ部３７が“オン”する。従つ
て、出力端３９には出力端４０を基準として−
Vpの電圧が出力されるので、電流は前者の場合
とは逆に出力端４０から外部負荷４１、出力端３
９を介しスイツチ部３７を経由して基準電位点Ｇ
３６に帰還する。パルストランス３０，３１の２
次側コイル出力、整流回路３２，３３の出力、ス
イツチ切換信号３４，３５及び出力端３９，４０
間の出力の関係は、第４図のタイミングチヤート
〜〓に示されている。なお、は整流回路３２
出力Ａ、は整流回路３３出力Ｂ、はスイツチ
切換信号３４、〓はスイツチ切換信号３５、〓は
出力端３９，４０電圧出力である。

スイツチ部の入力信号は、前述のように基準電
位点Ｇ３６を基準として正あるいは負の電圧が発
生していること、およびスイツチ切換信号３４，
３５は、第４図、〓に示すように交互に“オ
ン”となつていることから、出力として現われる
出力端電圧〓は、入力データ信号の“ハイ”、“ロ
ー”に応じた±Vpの平衡差動形の伝送波形とな
る。

次に、第３図の整流回路３２，３３及びスイツ
チ部３７，３８を実現するための具体的回路の一
例を第５図に示し、その動作の概略を述べる。第
５図において、インバータ２７、オープンコレク
タバツフア２８，２９及びパルストランス３０，
３１で構成される回路は第３図における変換部と
同様の構成である。ダイオード４２、コンデンサ
４４、及び抵抗４６で示される回路は第３図の整
流回路３２及びスイツチ切換信号３４に置きかわ
るものであり、ダイオード４３、コンデンサ４５
及び抵抗４７は第３図の整流回路３３及びスイツ
チ切換信号３５に相当する。第５図のトランジス
タ４８，４９はそれぞれ第３図のスイツチ部３
７，３８に相当するものである。

データ信号が“ハイ”の場合、パルストランス
３０の出力はクロツクに同期した交流となり、ダ
イオード４２及びコンデンサ４４により整流・平
滑化される。コンデンサ４４に蓄えられた電荷
は、電流を制限するための抵抗４６を介してトラ
ンジスタ４９のベースＢからエミツタＥに流れト
ランジスタ４９は“オン”する。よつて出力電流
は、コンデンサ４４の正側＋より出力端３９、外
部負荷４１、出力端４０、トランジスタ４９を通
り、基準電位点Ｇ３６からコンデンサ４４の負側
−に帰還する。従つて、出力端３９に出力端４０
を基準にして＋Vpの電位差が生じる。

逆にデータ信号が“ロー”の場合にはパルスト
ランス３１のみが励起されるので、ダイオード４
３、コンデンサ４５によつて整流・平滑化された
直流電流は抵抗４７を介してトランジスタ４８の
ベースＢからエミツタＥに流れ、トランジスタ４
８は“オン”する。よつて出力電流は、コンデン
サ４５の正側＋より出力端４０、外部負荷４１、
出力端３９、トランジスタ４８を通り、基準電位
点Ｇ３６からコンデンサ４５の負側−に帰還す
る。従つて、出力端３９には、出力端４０を基準
にして−Vpの電位差が生じる。以上の動作によ
り、本回路は第３図におけるスイツチ部３７，３
８と同等の動作を行なうことがわかる。

第３図のスイツチ部３７，３８の動作の実現
は、本例で示した方法の他に、ＮチヤンネルＪ−
FET、ＶチヤンネルMOS−FETによるスイツチ
回路等によつても可能である。

この発明によれば、入力データ信号を、クロツ
クに同期した信号に変換し、更にパルストランス
を経由させることによりその入力側と出力側を絶
縁し、しかる後整流回路により発生する直流電圧
をスイツチ切換信号としてスイツチ部に供給する
ことにより“オン”させ、発生する直流電圧をこ
のスイツチ部を介して平衡差動形の電圧として伝
送ラインに出力する方法をとつているので次のよ
うな効果が得られる。

(イ) 変換された入力データを再現するスイツチ部
において、従来のような外部電源を必要としな
いため、受信側からの電源供給を必要とせず、
電源線を含む外部電源供給回路を設ける煩雑さ
を大幅に低減できる。

(ロ) 外部電源を用意することによつて付随する電
源の故障、ケーブルの断線等による伝送システ
ムの信頼性の低下を防止することができ、信頼
性のよい高い伝送回路を提供できる。

(ハ) クロツクの周波数を高くすることにより、パ
ルストランスのET積を下げパルストランスの
寸法を小さくすることができるので、回路の実
装効率が高くなる。なお、ET積とはパルスト
ランスのコアが飽和しないで伝送できる電圧と
パルス幅の積を表わし、ET積が大きくなる程
パルストランスの寸法は大きくなる。

(ニ) パルストランスの巻線比を変えることによ
り、出力電圧を任意に設定できるため、受信ス
テーシヨン内のラインレシーバの変更等に対し
て自由度のある伝送システムを構築できる。

(ホ) 本伝送回路の入力となるデータ信号は、クロ
ツクに必ずしも同期している必要がないのでそ
れだけ用途が広くなる。

(ヘ) 第５図の具体的回路に示すように、この発明
は簡易かつ部品点数の少ない回路で実現でき、
コストメリツトも高い。

この発明により、外部電源を必要としない信頼
性、ノイズマージンの高い平衡差動形デイジタル
信号伝送回路が実現可能となり、かかる回路は、
耐ノイズ性能の要求されるプロセスコントローラ
と周辺入出力機器間の近距離通信およびコントロ
ーラ、プロセス入出力機器間の遠距離伝送等の応
用分野にも適用可能である。

また、伝送回路以外の応用分野としては、イン
バータ（DC／AC変換器）回路にも適用可能であ
る。

【図面の簡単な説明】

第１図は、平衡差動形デイジタル伝送回路の基
本的構成例を示す概要図、第２図は、従来の絶縁
形平衡差動形伝送回路の一例を示す回路図、第３
図は、この発明の一実施例を示す回路図、第４図
は、第３図における各部信号のタイミングチヤー
ト、第５図は、第３図におけるスイツチ部３７ま
たは３８として使用し得る具体的なスイツチング
回路の一例を示す回路図、である。 １……送信ステーシヨン、２……送信データ作
成部、３……ラインドライバ、４……伝送ライ
ン、５……受信ステーシヨン、６……受信データ
処理部、７……ラインレシーバ、８，１０，２
８，２９……オープンコレクタのNANDゲート、
９，２７……インバータ、１１，１２，１９，２
０，４６，４７……抵抗、１３，１４，３０，３
１……パルストランス、１５，１６，４２，４３
……ダイオード、１７，１８，４４，４５……コ
ンデンサ、２１，２２，４８，４９……トランジ
スタ、２３，２４……外部電源、２５，２６，３
９，４０……出力端、３２，３３……整流回路、
３４，３５……スイツチ切換信号、３６……基準
電位点Ｇ、３７，３８……スイツチ部、４１……
外部負荷。

Claims (1)

【特許請求の範囲】
1. １ 伝送すべきデイジタル信号と該デイジタル信
   号の反転信号とをそれぞれ一方の入力信号、クロ
   ツク信号をそれぞれ他方の入力信号とし、前記デ
   イジタル信号を前記クロツク信号により交流信号
   に変換して出力する第１、第２のゲート手段と、
   該第１、第２のゲート手段の出力信号がそれぞれ
   １次巻線に供給される第１、第２のパルストラン
   スと、該第１、第２のパルストランスの２次巻線
   の出力信号がそれぞれ供給されるとともに、出力
   端子のうちの何れか一方の同極性の出力端子が共
   通接続される第１、第２整流手段と、該第１の整
   流手段の出力端子間に出力信号に対して順極性と
   なるように接続されるとともに、ゲート端子が前
   記第２の整流手段の他方の出力端子に接続される
   第１のスイツチング手段と、前記第２の整流手段
   の出力端子間に出力信号に対して順極性となるよ
   うに接続されるとともに、ゲート端子が前記第１
   の整流手段の他方の出力端子に接続される第２の
   スイツチング手段と、前記第１、第２の整流手段
   の他方の出力端子間に接続される外部負荷とを備
   え、前記第１の整流手段の出力信号により、前記
   第２のスイツチング手段をオンさせるとともに、
   該第２のスイツチング手段を介して前記外部負荷
   に電流を流し、前記第２の整流手段の出力信号に
   より、前記第１のスイツチング手段をオンさせる
   とともに、該第１のスイツチング手段を介して前
   記外部負荷に電流を流すことを特徴とする絶縁形
   デイジタル信号伝送回路。