JPH0320045A

JPH0320045A - 半導体装置およびその製造方法

Info

Publication number: JPH0320045A
Application number: JP15543789A
Authority: JP
Inventors: Hitoshi Kudo; 均工藤
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1989-06-16
Filing date: 1989-06-16
Publication date: 1991-01-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、半導体装置の装置構造かよびその製造方法に
関するもので、特に微細寸法を有するｉｏｓ（金属酸化
膜半導体）の装置構造およびその製造方法に関するもの
である。

従来の技術半導体素子（装置）、とシわけＭＯＳトランジスタを用
いた装置では、システムの高機能化．大容量化からます
ます微細化と高速化が要求されている。その結果、１μ
ｍ以下の寸法を有する素子も実用化されている。しかし
素子構造は従来のままではなく、新たな構造や、よ９複
雑な製造工程が採用されている。

例えば、微細化に伴い、ゲート酸化膜を薄くする必要が
あるが、その結果チャネル付近の不純物濃度は高くなる
。分離領域の微細化によシ基板（あるいはウェル）の濃
度も上昇する。これらのことからドレイン近傍のＰＮ接
合付近では、太きな電界が発生し、その電界によ９生じ
たホットキャリア（大きなエネルギーを持った荷電粒子
、多くの場合は電子なのでホットエレクトロント呼フ事
が多い）がゲート酸化膜に飛び込みゲート酸化膜のＴＤ
ＤＢ（時間に依存した破壊、急激な破壊ではなく徐Ａに
劣化する現象）が発生する。

このホットキャリアを減少させるためには、以下の対策
が考えられる。

０）　ドレイン近傍の電界を緩和する。→ホットキャリ
アの数を減少させる。

（２）　　ゲート酸化膜の膜質改善→ホットキャリアが
侵入しても膜質が低下しない膜を形或する。

（３）散乱によシゲート酸化膜に到達するキャリアのエ
ネルギーを低下させる。→ゲート酸化膜に侵入するキャ
リアの数を低下させる。

このうちゲート酸化膜の膜質改善は、例えば窒化膜の酸
化により酸化膜を形或する方法や、酸化膜の部分窒化す
る方法が提案されているが、リーク電流が増加したシ形
或方法が不安定であったシするためあまり用いられてい
ない。

ドレイン近傍の電界を緩和する方法は、不純物分布の最
適化をはかるため、濃度の異なる２種類の不純物によシ
拡散された、二重構造のドレイン（ＤＤＤ）やＬ　Ｄ　
Ｄ　（Ｌｉｇｈｔ　ｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ　，
低濃度ドレイン）を用いる方法である。不純物分布の最
適化は同時に多少ではあるが、散乱によるホットキャリ
アのエネＩレギーの低下の効果もある。

ＤＤＤとＬＤＤの差は、２種類の不純物拡散マスクが同
一の場合はＤＤＤであ９、薄い濃度の不純物拡散マスク
がよりゲート電極に近く構成されているのがＬＤＤであ
る。

この様子を図面を用いて説明する。第２図はＮチャネｌ
ｖＬＤＤトランジスタの製造方法を説明したものである
。第２図ａでは、半導体基板１上にフィールド酸化膜２
とゲート酸化膜３が形或され、さらにゲート電極４のパ
ターンが形戒されている。

第２図ｂでは、Ｌ　Ｄ　Ｄ　ｔ４域を形或するためリン
をイオン注入し、熱処理を加えた状態が示されている。

ゲート電極４の下にも薄い拡散層６が形或されている。

第２図Ｃでは、ゲート電極側壁の絶縁膜を形戊するため
、ＣＶＤ（化学的気層戊長）酸化膜６を堆積した状態が
示されている。第２図ｄでは全面にエッチングを施し、
ゲート電極側壁の絶縁膜７を形或している。第２図ｅで
は、ソース・ドレイン領域８を砒素イオン注入によって
形或した状態が示されてお・り、ゲート電極端部の電界
が集中するところはＬＤＤ領域９が砒素が拡散せずに残
っているため、ホットキャリアの１発生が低減されてい
る。

こうしたＬＤＤ構造を用いたホットキャリア対策は、１
μｍ程度のゲート電極長では効果があるが、それ以下の
寸法のトランジスタでは十分ではなくなる。基板（ウェ
／Ｌ／）濃度，チャネ／Ｉ／濃度がますます上昇し、ド
レイン近傍の電界は急峻となシ、ゲート酸化膜厚が薄い
ため、ゲート電極による電界でホットキャリアが引き寄
せられるためである。従ってこうしたサブミクロンの寸
法を有するトランジスタに適した構造が必要になってい
る。

本発明では、サブミクロンの寸法を有するトランジスタ
に適した構造とその製造方法を提供するものである。

発明が解決しよりとする課題ゲート酸化膜が薄くなるためのゲート電極によるドレイ
ン近傍の電界の増加は、ＬＤＤ構造に釦いて、ゲート電
極とドレインの重なシを多くすればよい。しかし、その
ま１では実効チャネル長が短くなう短チャネル効果によ
るしきい値電圧の低下が顕著になクやすい事や、各工程
の制御が燻しいという問題がある。従って有効な対策は
、さきに示したホットキャリアによる劣化の防止策（１
），（２）　，　（３）のうち、（鶏の散乱によりゲー
ト酸化膜に到達するキャリアのエネルギーを低下させ、
ゲート酸化膜に侵入するキャリアの数を低下させるため
の不純物分布を最適化することである。

散乱によるホットキャリアのエネルギーの低下は、ホッ
トキャリアの発生する箇所とゲート酸化膜の距離に関係
する。ホットキャリアは大きなエネノレギーを有するた
め、シリコン原子との相互作用を起こし易い。すなわち
電界が大きくホットキャリアが発生する領域をできるだ
け深い位置（ゲ一ト酸化膜から遠い）にもってくればよ
い。

以下に示すのは、ホットキャリアが発生する領域をでき
るだけ深い位置にもってくるための方法である。

（３−１）　　ＬＤＤ領域の不純物濃度を上昇させる。

（３−２）ＬＤＤ形戒のイオン注入を従来よυ高加速で
行い、深い位置に不純物を導入する。

（３−３）　　ＬＤＤ注人後の熱処理を問題のない範囲
で高温あるいは長時間にして、不純物をよシ拡散させる
。

このうち（３−１）は、ＬＤＤ構造そのものの直接の効
果である電界の緩和ができなくなるので、不適である。

（３−２）　，　（３−３）の方法は、そのｔまでは実
効チャネμ長が減少するので別の対策を施す必要がある
。

課題を解決するための手段本発明はその対策として、ｎチャネ／Ｍトランジスタで
あれば、表面付近のｎ型不純物濃度を低下するためのｐ
型不純物を導入したものである。

作　　用ｎ型トランジスタの場合、表面付近でＵ型のＰ（リン）
をＢ（ほう素）で打ち消すことによ９、実効チャネル長
は減少しな〈なる。ただしＰ注人後の熱処理は、すでに
形威された拡散層の不純物分布にあまシ影響のない範囲
（Ｐ注入の工程順番をいれかえる、熱処理条件を極端に
変えないなど）で行なう必要がある。

実施例以下、ｎ型１・ランジスタの場合の実施例について説明
する。

表面付近のみＰを打ち消し、かつ深い領域では、ＬＤＤ
構造の十分の効果を発揮するためには、以下の条件が必
要である。

（１）Ｐのイオン注入の注入深さ（Ｒｐ　）は、Ｂのそ
れに比べて０．０　３〜０．２μｍ程大きい。

＠　Ｐの注入量は、Ｂの注入量の３倍から２０倍程度で
あシ、ｎ＋ソース・ドレインのＡｓ（砒素）注入量の、
１／３０００から１／３００程度であること。

この条件下で、ＬＤＤ注入層のゲート酸化膜付近は、濃
度が低下し、チャネルのｐ領域と連続となる。最適Ｂ注
入量よ９も多く注入すれば、チャネルのソース・ドレイ
ンよりでチャネル濃度が高くなシしきい値の制御が難し
〈なる。逆に最適Ｂ注入量よりも少なければ、実効チャ
ネル長は、より長く（およそ０。ｏ６から０．２μｍ程
度）なるため短チャネル効果が顕著となる。

以下本発明の一実施例を図面を用いて説明する。

第１図は本発明のＮチャネ／Ｉ／ＬＤＤトランジスタの
製造方法を説明したものである。第１図ａでは、半導体
基板１上にフィールド酸化膜２とゲート酸化膜３が形或
され、さらにゲート電極４のパターンが形威されている
。第１図ｂでは、ＬＤＤ領域を形戒するためリンとほう
素を同時にイオン注入し（注入量と注入深さは前述のと
かりである）、熱処理を加えた状態が示されている。ゲ
ート電極４の下にも薄い拡散層５が形或されている。第
１図Ｃでは、ゲート電極側壁の絶縁膜を形或するため、
ＣＶＤ（化学的気層戒長）酸化膜６を堆積した状態が示
されている。第１図ｄでは全面にエッチングを施し、ゲ
ート電極側壁の絶縁膜７を形戒している。第１図６では
、ソース・ドレイ７１］Ｍ８を砒素イオン注入によって
形戊した状態が示されて釦シ、ゲート電極端部の電界が
集中するところはＬＤＤ領域９が砒素が拡散せずに残っ
ているため、ホットキャリアの発生が低減されている。

次に本発明のＬＤＤ部の不純物分布について説明する。

第３図は、半導体素子のゲート電極下のドレイン付近の
断面図を示したものである。第３図ａは、従来例を示し
た図でゲート酸化膜３の上にゲート電［４およびゲート
電極側壁の絶縁膜７が形或されている。Ｐ（リン）注入
で形威したｎ領域はＡｓ　注入で形或したｎ＋領域に較
べて十分に広く拡散している。これに対し、本発明の実
施例の第３図ｈではゲート酸化膜付近だけｎ一領域の拡
散がｊＬだけ抑えられている。

第４図はドレインの深さ方向のＢ（ほう素）とＰ（リン
）の不純物濃度を示したものである。従来例を示す第４
図ａでは、表面付近でＢの濃度が少し偏析によシ高いが
、ほとんどウエｌｖあるいは基板の濃度と同じである。

一方、本発明の実施例を説明した第４図ｂでは、表面付
近でＢの濃度がピーク濃度で６×１０　ｃｍ　以上とイ
オン注入によシあきらかに高くなっている。

以上、本発明の実施例をｎチャネルＭＯＥ！トランジス
タを用いて説明したが、ｐチャネルトランジスタでも同
様に成ジ立つのは明らかである。その場合には、ｐ−　
を形戒するＢ（ほう素）の表面をＰ（リン）を注入し調
整することになる。またＣＭＯＳの場合で、ｎチャネｌ
レトランジスタでは、本発明の構造を形或する際に、Ｂ
（ほう素）をｐチャネノレトランジスタにも注入するこ
とによってｐチャネルトランジスタをＬＤＤ構造にする
ことができる。

発明の効果以上説明したよりに、本発明ではトランジスタのドレイ
ンを構成する不純物と、ドレインを構或する不純物と反
対の導伝型の不純物とで構成する事により、ホットキャ
リアによるゲート酸化膜の劣化を防止しつつ実効チャネ
ノレ長の減少を少なく抑えることが可能である。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の一実施例を示す断面図
、第２図（ａ）〜（ｅ）は従来例を示す断面図、第３図
（ａ），申）はゲート電極下の断面図、第４図（ａ）　
．　（ｂ）はドレインの深さ方向の不純物分布を示す図
である。１・・・・・・フィールド酸化膜、３・・・・・・ゲー
ト酸化膜、４・・・・・・ケ−ト７４，％、ａ・・・・
・・ソース・ドレイン領域、９・・・・・・ＬＤＤ領域
。

Claims

【特許請求の範囲】

（１）第１の導伝型チャネルを有するＭＯＳトランジス
タの低濃度ドレインを、基板あるいはウェルの濃度より
濃い第２の導伝型を有する不純物と、前記第２の導伝型
不純物の濃度よりも濃い第１の導伝型を有する不純物と
で構成することを特徴とする半導体装置。
（２）第１の導伝型を有する不純物をドレイン領域にイ
オン注入する工程、前記工程の直前あるいは直後に第２
の導伝型を有する不純物をドレイン領域にイオン注入す
る工程、ふたたび第１の導伝型を有する不純物をドレイ
ン領域にイオン注入する工程を含むことを特徴とする半
導体装置の製造方法。
（３）相補型ＭＯＳ装置の製造において、ｎチャネルト
ランジスタとｐチャネルトランジスタのドレイン領域に
同時にｐ型の不純物をイオン注入することを特徴とする
半導体装置の製造方法。