JPH03195149A

JPH03195149A - タイミング生成方法及び回路

Info

Publication number: JPH03195149A
Application number: JP1332740A
Authority: JP
Inventors: Junichiro Yanagi; 柳　純一郎; Masahiko Takase; 晶彦高瀬; Katsuyoshi Tanaka; 克佳田中; Yukio Nakano; 幸男中野
Original assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Current assignee: Hitachi ULSI Engineering Corp; Hitachi Ltd
Priority date: 1989-12-25
Filing date: 1989-12-25
Publication date: 1991-08-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【産業上の利用分野】

本発明は、バケツ１−を用いたデータ伝送装置において
、受信されたデータ系列からパケットの位相を示すため
のタイミング信号を生成する、タイミング生成回路に関
する。

【従来の技術】

パケットを用いたデータ伝送装置において、バケツ１−
ごとに計算されたＣＲＣ符号が検査符号として付加もし
くは挿入されていると、受信側でのＣＲＣ符号計算回路
に与えるデータの開始位置をビットもしくはバイト毎に
ずらして行き、その都度水められたＣＲＣ符号を受信し
たデータと比べていけば、比べられたデータと計算した
ＣＲＣ符号が一致したときに、比べられたデータが検査
符号である確率は、ＣＲＣ符号の性質より非常に高いと
いえる。従って、ＣＲＣ符号が一致したときに正しく受
信データが区切られているとし、その後のＣＲＣ符号の
計算をこの区切りに従って行って、予め定めておいた回
数連続して一致すれば、その区切り方はほぼ正しいとい
うことができ、その区切りに従ってタイミングパルスを
生成することができる。これは、特に固定長パケットを
通信に用いる時に有効である。なぜならば、ＣＲＣ符号
の計算をパケットの長さに対して固定して行うとともに
、受信側で次のパケットの位置に関しである程度の予想
をして、検査符号と比較することができる為である。ＣＣＩＴＴ（国際電信電話諮問委員会）により標準化さ
れている。広帯域ｌ５ＤＮに用いられるＡＴＭセルでは
、″’ＣＣＩＴＴスタデイ　グループ（Ｓｔｕｄｙ　Ｇ
ｒｏｕｐ）　　ＸＶＩＩＩ−コントリビュージョン（Ｃ
ＯＮＴＲＩ口ＵＴＩＯＮ）　（Ｊｕｎｅ、　１９８９）
”に示すように、この方法によりセルの区切り信号を作
り出す。

【発明が解決しようとする課題】

データが全て０である時は、前述の方法で計算したＣＲ
Ｃ符号の計算結果もＯとなり、検査符号を挿入しても受
信側では全てＯの信号を受け取るのみとなる。このとき
、受信側で任意の部分データに対して計算したＣＲＣ符
号の計算結果もＯとなるため、データの区切りを見つけ
られなくなるという問題が生じる。本発明は、データが全てＯの時にも正しくその区切りを
発見するタイミング生成回路を提供することを目的とし
ている。本発明の他の目的は、簡単な付加回路を用いるだけで、
本来のＣＲＣ符号による検査符号の誤り検出／訂正能力
を損なうことなく、頻繁に用いられる特定のデータ集合
のビットパターンと、タイミング生成回路が誤動作を起
こす可能性のあるビットパターンの重複を回避させるこ
とにある。

【課題を解決するための手段】

上記目的を達成するために、ＣＲＣ符号の計算方法を変
更し、全てが０であるようなデータ集合に対して、０で
ない検査符号を生成するようにしたものである。また、ＣＲＣ符号の計算方法を変更する際に、簡単な構
成であり、かつ、ＣＲＣ符号による検査符号の能力を落
さないため、１）入力パケットのデータに余分な０でない要素を定ま
った位置に追加して、その要素を含めて計算したＣＲＣ
符号を検査符号として用いる、または。２）ＣＲＣ符号の計算結果と一対一に対応する符号を検
査符号として用いる、または、３）入力パケットのデータに一対一に対応するデータ集
合を作り、ＣＲＣ符号を計算して検査符号に用いる、などの構成を採用したものである。

【作用］本発明によれば、すべてがＯであるような入力データに
対しても、ＣＲＣ符号の計算結果がちはや０ではなくな
る。従って、受信側でのＣＲＣ符号の計算結果と受信デ
ータの比較によるデータ集合の区切りの位置を正しく発
見することができ、区切りの位置に関するタイミング信
号を正しい位相で生成できる。また、区切りの位置からの相対位相を与えることにより
任意のタイミング信号を発生することが可能となる。更に、ＣＲＣ符号の計算結果は１本構成を用いない場合
の計算結果と１対１対応にあるので、誤りに対する検査
符号の能力は保存されている。ｒ実施例】以下本発明の一実施例を図面により説明する。第１図は、本発明によるデータ伝送装置の一実施例のブ
ロック図である。送信部１に到看した入力データ信号１
０１は、パケットの形式であり。パケットの区切りを入力タイミング信号１０３が示して
いるものとする。入力データ信号１０１はパケットごと
に、データ設定回路１１によって、その先頭に少なくと
も１ビットが１である余分なデータを付加される。デー
タ設定回路１１の出力に対して、ＣＲＣ符号計算回路１
２はＣＲＣ符号の計算を行い、結果のＣＲＣ符号を検査
符号とし、検査符号挿入回路１３で入力データ信号１０
１にパケットごとに挿入する。更に、この出力は、伝送
路１０６を通して受信部２に伝送される。なお。入力タイミング信号１０３は、データ設定回路１１、Ｃ
ＲＣ符号計算回路１２、検査符号挿入回路に対してデー
タ集合の単位を表すタイミング源として用いている。受信部２では、ＣＲＣ符号計算開始位置変更回路２３に
よって決定したタイミングで、伝送路１０６を通して送
られた出力データ信号１０２の部分データ信号のＣＲＣ
符号を計算するが、まず部分データ信号を受信部と同様
のデータ設定回路１１で送信部と同じデータを先頭に付
加した後にＣＲＣ符号計算回路２１で計算し、前記部分
データ信号に続く検査符号との比較を検査符号比較回路
２２で行う。これらの符号が合致していれば、送信した
パケットの区切りが見つかったとして、出力データ信号
１０２の区切りを示す出力タイミング信号１０４をタイ
ミング信号生成回路２４で生成する。合致しない場合は
、ＣＲＣ符号計算開始位置変更回路２３に伝え、ＣＲＣ
符号の対象となる出力データ信号１０５の部分データ信
号の区切り方を変更して同様の処理を行う。第１図では、少なくとも１ビットが１である余分なデー
タを付加してＣＲＣ符号を計算する方法を示したが、同
様にして、第４図や第５図に示すように、ＣＲＣ符号計
算回路１２の出力に関数的処理を加える回路を設ける、
または、ＣＲＣ符号計算回路１２の入力に関数的処理を
加える回路を設けてもよい。次に、ＣＲＣ符号計算回路の具体的な構成例を第２図に
示すと共に、本発明によるタイミング生成方法に必要と
なる前後の付加回路を加えた構成例を、第３〜５図で説
明する。第２図は、従来の技術によって構成した。ＣＲＣ符号計
算回路の構成を示す。１２１〜１２４は、クリア入力付
きのフリップフロップであり、１２５〜１２７はスカラ
ー倍器である。スカラー倍器は、ＣＲＣ符号の生成多項
式、Ｇ（Ｘ）＝ｌ＋ａ、Ｘ＋ａ２ＸＡ２＋、　、　、＋Ｘ’
ｒにおける係数ａ１１　ａＮ　％　＋　＠　＋の値に従
い、１倍または０倍を行うものである。即ち、１倍の場
合は接続し、０倍の場合は接続しないことと等しい。１
２８〜１３１は２を法とする加算器で、排他的論理和（
ＥＯＲ）素子と同等のものである。また、１３２は論理
積（ＡＮＤ）素子である。ＣＲＣ符号の計算は、次のように行う。まず。計算を行う前に、ＣＲＣ計算開始タイミング１０５によ
り、各７リツプフロツプ１２１〜１２４をクリアする０
次に入力データ信号１０１のビット毎にフリップフロッ
プを更新する。入力データ信号１０１によるフリップフ
ロップの更新が終了したら、ＣＲＣ出力タイミング信号
１０７をハイ（Ｈｉｇｈ）にして、計算時と同様にクロ
ックを与えれば、ＣＲＣ計算結果１０２からＣＲＣ符号
がシリアルで出力される。ここで、ＣＲＣ符号計算回路の入力にデータ設定回路の
出力を接続し、ＣＲＣ符号の計算の対象に、少なくとも
１ビットが１である余分なデータを付ける構成を第３図
に示す。第３図において、１２１〜１２４は初期値設定端子付き
のフリップフロップであり、１２５〜１２７はスカラー
倍器である。１２８〜１３１はＥＯＲ素子、１３２はＡ
ＮＤ素子である。また、１１１は、ＣＲＣ計算開始タイ
ミングに従ってブリップフロップ１２１〜１２４に定数
を設定する、定数設定回路である。動作は、定数設定回
路１１１を除いて、第２図と同じである。第３図の構成では、ＣＲＣ符号を計算するパケットの先
頭に余分なデータを付ける回路は持たないが、論理的に
同じ動作を、定数設定回路１１１を用いて行っている。即ち、第２図でＣＲＣ符号を計算する際に、計算開始時
にフリップフロップをクリアしているので、入力データ
信号１０１の先頭のｒビットは、そのままフリップフロ
ップにセットされることになる。従って、第２図のＣＲ
Ｃ符号計算回路の前にデータ設定回路を接続することと
、第３図の定数設定回路１１１で余分なデータをフリッ
プフロップにセットすることは同等である。もし、先頭
に付加する余分なデータがｒビットを越えたとしても、
前述の余分なデータのみを第２図の入力データ信号１０
１与えた後のフリップフロップの状態は決定できるので
、第３図の定数設定回路でフリップフロップにその状態
を設定すればよい。この実施例によれば、全てが０であるような入力データ
信号に対しても、定数設定回路でＯでない定数を設定す
ることにより、０でないＣＲＣ符号の計算結果が得られ
る。ＣＲＣ符号計算回路の他の実施例を、第４．５図に示す
。第４図は、第２図のＣＲＣ計算結果１０２を、関数処理
回路１１２の入力にして、関数的処理を加える構成であ
る。すなわち、第２図の回路で計算したＣＲＣ符号と１
対１に対応した符号に置き換えることにより、全てＯの
入力データで求まるＣＲＣ符号のＯを、Ｏでない符号に
置き換えて、受信部でのタイミングの生成を正常に行う
ものである。第５図は、第２図の入力データ信号１０１の前に関数処
理回路１１３を接続した構成である。即ち、第２図の回
路でＣＲＣ符号を計算する前に、入力に１対１の関数的
処理を加えることで、全て０の入力データをＯでなくし
てしまってからＣＲＣ符号の計算を行い、０でないＣＲ
Ｃ符号を得ることができる。第６図は、第３〜５図に示したＣＲＣ符号計算回路を用
いたデータ伝送装置のより詳細なブロック図を示してい
る。次に、第６図を説明する。受信部での入力データ信号１０１は、ｒビット遅延回路
１４とＣＲＣ計算回路１２に分配される。ＣＲＣ計算回路は第３．４．５図に示したような回路で
あり、計算結果のＣＲＣ符号を出力する。ｒビット遅延回路１４は、ＣＲＣ計算回路１２の出力の
ＣＲＣ符号が計算の対象となったパケットの直後に出力
されるように、入力データ１０１に遅延を与えるもので
ある。データセレクタ１６は、パケットの直後にＣＲＣ
符号を挿入する、検査符号挿入回路の役割を果たす。タ
イミング調整回路１５は、入力タイミング信号１０３か
ら、ＣＲＣ計算回路１２のための、ＣＲＣ計算開始タイ
ミングとＣＲＣ出力タイミング信号を生成するとともに
、データセレクタ１６のセレクト信号を発生して、検査
符号を挿入するタイミングを検査符号挿入回路に与える
。受信部２は、伝送路１０６により伝送された信号を出力
データ信号１０２とすると共に、出力タイミング信号１
０４を生成する。即ち、出力データ信号１０２に対して
ＣＲＣ計算開始／終了タイミング生成回路２５によって
与えられるＣＲＣ計算開始タイミングとＣＲＣ出力タイ
ミングに従って、ＣＲＣ符号をＣＲＣ計算回路２６〜２
８を用いて計算する。更に、ＣＲＣ符号の計算結果と、
出力データ信号１０２の中でＣＲＣ計算の対象となった
部分データ列の直後の検査符号とを比較回路２９〜３１
で比較し、合致するかを判別する。このとき、ＣＲＣ計算開始／終了タイミング生成回路２
５によって与えられるＣＲＣ計算開始タイミングとＣＲ
Ｃ出力タイミングは、ＣＲＣ計算回路２６〜２８につい
てビットもしくはバイト単位で位相をずらし、ＣＲＣ符
号を計算する部分データ列を変化させることによって、
計算開始位置変更回路の役割を果たしている。また、論
理和（ＯＲ）素子３２は、計算したＣＲＣ符号と、伝送
された検査符号が合致したタイミングを生成するための
、タイミング信号生成回路を形成している。尚、ＣＲＣ計算回路２６〜２８は、第３〜５図で示した
ような回路である。第６図では、ＣＲＣ符号の計算を行う位相をずらすこと
により、出力データ信号中の検査符号を見つける方法を
採用している。しかし、ＣＲＣ符号の計算を同時に行い
、ＣＲＣ計算回路の入力にそれぞれ異なる遅延を与える
ことにより、ＣＲＣ符号の計算の開始位置を変更して、
出力データ信号中の検査符号を見つけることができ、そ
の場合も第６図と同様の回路を構成できる。次に、本発明によるタイミング生成方法の動作例を、第
７〜１０図で説明する。伝送の対象とするデータ信号と
して、第７図に示すＡ　Ｔ　Ｍ　（Ａｓｙｎｃｈｒｏｎ
ｏｕｓ　Ｔｒａｎｓｆｅｒ　　Ｍｏｄｅ；非同期転送モ
ード）セルと呼ばれる、固定長のデータ集合を用いる。ＡＴＭセルは、５３バイト長であり、先頭の４バイトが
ヘッダ部と呼ばれる。５バイト目は、ＨＥＣ（ＩＩｅａ
ｄｅｒ　Ｅｒｒｏｒ　Ｃｈｅｃｋ）部と呼ばれ、本発明
で用いているＣＲＣ符号による検査符号が格納される。ＨＥＣは、１バイト目から４バイト目に対してＣＲＣ符
号を計算したものである。ただし、生成多項式〇（Ｘ）
は、Ｇ（Ｘ）＝　１　＋Ｘ＋Ｘ”＋Ｘ＠である。６バイト目以降は、情報部と呼ばれるデータ格
納領域があるが、ＣＲＣ符号の計算とは関係ない。第８図は、−殻内な場合の受信データの例、ＣＲＣ符号
の計算結果、区切りタイミングの波形を示している。尚
、図中の数字は１６進数で示している。第８図では、Ａ
ＴＭセルは２６Ｈ（Ｈは１６進数を示す）で始まるデー
タ列であり、２６Ｈから４バイトのＣＲＣを計算すると
８ＤＨとなり、ＨＥＣに格納されている検査符号と一致
し、区切りタイミングが正しく生成されている。しかしながら、第９図に示す全てが０の受信データに対
しては、ＣＲＣ符号の計算結果も０となり、如何なると
ころでもＣＲＣ符号と受信データが一致して、区切りタ
イミング信号が正常に生成されていない。本発明によるタイミング生成方法の一構成例を用いた第
１Ｏ図では、入力データ列が全てＯでも、検査符号であ
るＨ　Ｅ　ＣはＯとならずに３９Ｈとなり、受信データ
に対して正しく区切りタイミング信号が生成されている
。ただし、第１０図は、第３図に示したＣＲＣ計算回路
を用いると共に、フロップフロップに設定する定数とし
てＦＦＨ１即ち、全て１を用いたものである。最後に、第１１．１２図に、本発明によるＣＲＣ計算回
路ならびに関数的処理回路の構成例を示した。第１１図
は、第３図に対応したものであり、１２１〜１２４と１
３４〜１３７は、プリセット端子付きのＤタイプフリッ
プフロップであり、１２８〜１３０はＦＯＲ素子である
。また、１３２はＡＮＤ素子であり、１３３はＮＯＴ素
子である。第１２図は、ビットの反転を行う関数的処理回路であり
、１３８はＮＯＴ素子である。

【発明の効果】

本発明によれば、入力データ信号がＯの時にでも、０で
ないＣＲＣ符号よりなる検査符号を生成できるので、正
しくタイミング信号を発生することができる。ＡＴＭセルでは、ヘッダ部および情報部が全て０である
ＡＴＭセルは、空セルと呼ばれ、いわゆる無信号状態を
表している。従って、本発明を用いることにより、無信
号状態でもタイミング信号を正しく発生し、セルデリニ
エーションと呼ばれる同期処理を正しく行うことができ
る。その結果、ＡＴＭセルを用いる装置の電源投入直後
の無信号状態でも同期処理が行われ、同１期処理に関す
るＡＴＭセルの紛失を無くすことが可能となる。更に、ＡＴＭセルをセル単位で多重化を行うセル多重化
装置に端末装置等を接続する際に、電源を投入したまま
行う、いわゆる活線挿抜を行っても、無信号状態にかか
わらず同期処理が行えるので、活線挿抜に対するデータ
の紛失を抑えることができる。また１本発明によるタイミング生成回路は、従来技術に
よるタイミング生成回路に対してのハードウェア量の増
加は極わずかであるため、経済性にも優れている。

【図面の簡単な説明】

第１図は本発明の一実施例になるデータ伝送装置のブロ
ック図、第２図は従来例のＣＲＣ符号の計算回路の回路
図、第３図、第４図、第５図は本発明の実施例における
検査符号の計算回路の回路図、第６図は本発明の一実施
例のデータ伝送装置のブロック図、第７図はＡＴＭセル
の一例を示すフォーマット図、第８図、第９図は従来技
術によるタイミング生成回路のタイミングチャートの例
示図、第１０図は本発明の実施例のタイミング生成回路
によるタイミングチャートの例示図、第１１図は、本発
明による検査符号の計算回路の一橋例の回路図、第１２
図は本発明における関数的処理回路の一構成例を示した
回路図である。符号の説明１・・・データ伝送装置の送信部２・・・データ伝送装置の受信部１１・・・データ設定回路１２．２１・・・ＣＲＣ符号計算回路１３・・・検査符号挿入回路１４・・・ｒビット遅延回路１５・・・タイミング調整回路１６・・・データセレクタ２２・・・検査符号比較回路２３・・・ＣＲＣ符号計算開始位置変更回路２４・・・
タイミング信号生成回路２５・・・ＣＲＣ計算開始／終了タイミング生成回路２
６〜２８・・・ＣＲＣ計算回路

Claims

【特許請求の範囲】１）２値のディジタル符号列からなる入力パケットを単
位として伝送を行う際に、前記入力パケットのデータ信
号に対しＣＲＣ（ＣｙｃｌｉｃＲｅｄｕｎｄａｎｃｙＣ
ｈｅｃｋ）符号を計算し、前記ＣＲＣ符号を検査符号と
して前記パケットの末尾もしくは途中もしくは先頭に付
加して伝送路に送り出す送信部と、前記送信部と接続す
る前記伝送路から受け取ったデータ信号列の連続した部
分信号列を部分データ列とし、前記部分データ列に対し
てＣＲＣ符号を計算し、前記伝送路から受け取った前記
データ信号列における前記部分データ列に対して検査符
号が存在すべき位置にあるデータと比較して、合致すれ
ば検査符号が存在すべき位置にあった前記データが前記
送信部で付加した前記検査符号であったと仮定し、前記
パケットにに対する次のパケットの開始のタイミング信
号を生成する受信部を具備したデータ伝送装置において
、前記パケット中のデータ信号が全て０の時にも、検査
符号が全て０となることを防ぐことで前記検査符号の位
置の特定を行うことを特徴とした、タイミング生成方法
。２）２値のディジタル符号列からなる入力パケットを単
位として伝送を行う際に、前記入力パケットの一部分の
データ信号に対しＣＲＣ符号を計算する、請求項１に示
すデータ伝送装置において、前記パケット中のデータ信
号が全て０の時にも、検査符号が全て０となることを防
ぐことで前記検査符号の位置の特定を行うことを特徴と
した、タイミング生成方法。３）請求項１または請求項２に示すデータ伝送装置にお
いて、入力パケットのデータ信号が特定のビットパター
ンを有するときにも、受信部でのＣＲＣ符号の計算結果
と、前記入力パケットのデータ信号が伝送された結果の
一部が一致しないようにして、常に正しい位置でタイミ
ングパルスを生成することを特徴としたタイミング生成
法。４）請求項１または請求項２に示すデータ伝送装置にお
いて、ＣＲＣ符号の計算を行う前に、少なくとも１ビッ
トが０ではない余分のデータを入力パケットのデータ信
号の前に付加するデータ設定回路と、ＣＲＣ符号計算回
路と、検査符号挿入回路を具備する送信部、および、送
信部と同じ処理を行うデータ設定回路と、ＣＲＣ符号計
算回路と、検査符号比較回路と、ＣＲＣ符号計算開始位
置変更回路と、タイミング信号生成回路を具備する受信
部を備えることにより、前記パケット中のデータ信号が
全て０の時にも、検査符号が全て０となることを防ぐこ
とで前記検査符号の位置の特定を行うことを特徴とした
、タイミング生成方法。５）請求項１または請求項２に示すデータ伝送装置にお
いて、ＣＲＣ符号の計算結果に関数的処理を加える関数
的処理回路と、ＣＲＣ符号計算回路と、検査符号挿入回
路を具備する送信部と、送信部と同じ処理を行う関数的
処理回路と、ＣＲＣ符号計算回路と、検査符号比較回路
と、ＣＲＣ符号計算開始位置変更回路と、タイミング信
号生成回路を具備する受信部を備えることにより、パケ
ット中のデータ信号が全て０の時にも、検査符号が全て
０となることを防ぐことで前記検査符号の位置の特定を
行うことを特徴とした、タイミング生成方法。６）請求項１もしくは請求項２に記載のデータ伝送装置
において、入力パケットのデータ信号に関数的処理を加
えたデータを出力する関数的処理回路と、ＣＲＣ符号計
算回路と、検査符号挿入回路を具備する送信部と、送信
部と同じ処理を行う関数的処理回路と、ＣＲＣ符号計算
回路と、検査符号比較回路と、ＣＲＣ符号計算開始位置
変更回路と、タイミング信号生成回路を具備する受信部
を備えることにより、前記パケット中のデータ信号が全
て０の時にも、検査符号が全て０となることを防ぐこと
で前記検査符号の位置の特定を行うことを特徴とした、
タイミング生成方法。７）請求項１もしくは請求項２に記載のデータ伝送装置
において、少なくとも１ビットが１である余分のデータ
を入力パケットのデータ信号の先頭に付加する手段と、
前記の余分のデータを含めた前記入力パケットのデータ
に対してＣＲＣ符号を計算する手段と、前記計算手段に
よって計算された前記ＣＲＣ符号を前記付加手段の対象
となった前記入力パケットの末尾もしくは途中もしくは
先頭に挿入する手段と、前記挿入手段によりデータの挿
入が行われた前記入力パケットのデータ信号を伝送する
手段と、前記伝送手段によって伝送されたデータに対し
てＣＲＣ符号の計算を行う部分データ列の決定と変更を
行う手段と、少なくとも１ビットが１である余分のデー
タを前記決定手段により決定した前記部分データ列の先
頭に付加する手段と、前記付加手段の出力データのＣＲ
Ｃ符号を計算する手段と、前記決定手段で決定した前記
部分データ列に対して送信側でＣＲＣ符号が挿入されて
いるべき位置のデータと前記計算手段により計算した前
記ＣＲＣ符号を比較する手段と、前記比較手段における
比較結果が一致したときに、与えられた位相でタイミン
グ信号を発生する手段を有するタイミング生成回路。８）請求項１もしくは請求項２に記載のデータ伝送装置
において、入力パケットのデータ集合に対してＣＲＣ符
号を計算する手段と、前記計算手段によって計算された
ＣＲＣ符号を前記ＣＲＣ符号と１対１対応した符号に変
換するように関数的処理を行う手段と、前記関数的処理
手段の出力符号を、前記計算手段の処理対象となった前
記入力パケットの末尾もしくは途中もしくは先頭に挿入
する手段と、前記挿入手段によりデータの挿入が行われ
た前記入力パケットのデータ信号を伝送する手段と、前
記伝送手段によって伝送されたデータに対してＣＲＣ符
号の計算を行う部分データ列の決定と変更を行う手段と
、前記決定手段により決定した前記部分データ列のＣＲ
Ｃ符号を計算する手段と、前記計算手段で計算したＣＲ
Ｃ符号を送信部と同じ対応の符号に変換する関数的処理
手段と、前記計算手段の計算対象となった部分データ集
合に対して送信側で挿入されたＣＲＣ符号が挿入されて
いるべき位置のデータと前記関数的処理手段の出力であ
る前記符号を比較する手段と、前記比較手段の比較結果
が一致したときに与えられた位相でタイミング信号を発
生する手段を有するタイミング生成回路。９）請求項１もしくは請求項２に記載のデータ伝送装置
において、入力パケットのデータ列に対して関数的処理
を加え、前記入力パケットのデータ列と１対１対応した
データ列に変換する関数的処理手段と、前記関数的処理
手段により生成された前記データ列に対してＣＲＣ符号
を計算する手段と、前記計算手段によって計算したＣＲ
Ｃ符号を前記入力パケットの末尾もしくは途中もしくは
先頭に挿入する手段と、前記挿入手段によりデータの挿
入が行われた前記入力パケットのデータ信号を伝送する
手段と、前記伝送手段によって伝送されたデータに対し
てＣＲＣ符号の計算を行う部分データ列の決定と変更を
行う手段と、前記決定手段が決定した前記部分データ列
に送信部と同じ対応で変換を行う関数的処理手段と、前
記関数的処理手段の出力のデータ列のＣＲＣ符号を計算
する手段と、前記決定手段が決定した部分データ列に対
して送信側でＣＲＣ符号が挿入されているべき位置のデ
ータと前記計算手段で計算したＣＲＣ符号を比較する手
段と、前記比較手段の比較結果が一致したときに与えら
れた位相でタイミング信号を発生する手段を有するタイ
ミング生成回路。