JPH0319328A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH0319328A JPH0319328A JP15426589A JP15426589A JPH0319328A JP H0319328 A JPH0319328 A JP H0319328A JP 15426589 A JP15426589 A JP 15426589A JP 15426589 A JP15426589 A JP 15426589A JP H0319328 A JPH0319328 A JP H0319328A
- Authority
- JP
- Japan
- Prior art keywords
- region
- ion
- type impurity
- implanted
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052796 boron Inorganic materials 0.000 abstract description 16
- 229910052785 arsenic Inorganic materials 0.000 abstract description 13
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 13
- 230000005465 channeling Effects 0.000 abstract description 11
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000009826 distribution Methods 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 238000010586 diagram Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分町]
本発明は、半導体装置特にハイポーラトランジスタの製
注に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Applications] The present invention relates to the manufacture of semiconductor devices, particularly hyperpolar transistors.
本発明は、半導体装置の製法において、第1導雷形不純
物を含むアモルファス層を介して第2導電形不純物を半
導体基体内に上記第1導電形不純物よりも深くイオン注
入し、同時に熱処理して半導体基体に第1導電形のエミ
ソタ領域及び第2導電形のヘース領域を形成することに
より、ヘースを形成するための第2導電形不純物のイオ
ン注入時のチャネリング現象を抑制し、電流増幅率hF
Eの精度が良い半導体装置を製造できるようにしたもの
である。The present invention provides a method for manufacturing a semiconductor device in which a second conductivity type impurity is ion-implanted into a semiconductor substrate deeper than the first conductivity type impurity through an amorphous layer containing a first lightning conduction type impurity, and is heat-treated at the same time. By forming an emisoter region of the first conductivity type and a haze region of the second conductivity type in the semiconductor substrate, the channeling phenomenon during ion implantation of impurities of the second conductivity type for forming the haze is suppressed, and the current amplification factor hF is suppressed.
This makes it possible to manufacture semiconductor devices with high accuracy in E.
現在、バイボーラトランジスタは、2重拡敗(又は3f
t広敗)によりエミッタ領域及びベース領域を形成して
おり、イオン注入技術の進歩により各拡散層の浅い接合
化、高濃度化が実現でき、微細化が図られてきた。しか
し、高濃度接合になるに従い、結晶欠陥や内部電界が大
きくなることにより雑音が問題となる。Currently, bibolar transistors are doubly defeated (or 3f
The emitter region and base region are formed by ion implantation technology, and advances in ion implantation technology have made it possible to realize shallower junctions and higher concentration in each diffusion layer, leading to miniaturization. However, as the concentration of junctions becomes higher, noise becomes a problem due to crystal defects and larger internal electric fields.
一方、低雑音トランジスタとして、第5図に示すL E
C (Low Emitter Concentra
tion)構造のハイボーラトランジスタが提案されて
いる。このハイボーラトランジスタ(1)は例えばn4
シリコン基板(5)上にn形コレクタ領域(4),
p形真性ヘース領域(3)及びn形エミッタ領域(2)
を有するも、特にエミッタ領域(2)を高濃度エミンタ
領域(2A)と低濃度エミッタ領域(2B)の2Nとし
、即ち高濃度エミッタ領域(2A)と真性ベース領域(
3)間に低濃度工ξツタ領域(2B)を設けて構威し、
低雑音化を実現している。(6)はベース取出し領域、
(7)はエミッタ電極を示す。On the other hand, as a low-noise transistor, L E shown in FIG.
C (Low Emitter Concentra
tion) structure has been proposed. This high voltage transistor (1) is, for example, n4
An n-type collector region (4) on a silicon substrate (5),
P-type intrinsic Heath region (3) and n-type emitter region (2)
In particular, the emitter region (2) is 2N consisting of a high concentration emitter region (2A) and a low concentration emitter region (2B), that is, a high concentration emitter region (2A) and an intrinsic base region (2N).
3) A low-concentration engineered ξ ivy area (2B) is provided in between,
Achieves low noise. (6) is the base extraction area;
(7) indicates an emitter electrode.
?発明が解決しようとする課題〕
しかしながら、上述のLEC構造のトランジスタ(1)
の場合、真性ベース領域(3)は高エネルギーのイオン
注入で形成することが考えられるが、イオン注入時のチ
ャネリング現象の為、第6図(トランジスタ(1)の不
純物濃度分布図)に示すように、ベース領域(3)の不
純物が破線(a)で示すようにテールを引きやすく、電
流増幅率hFEのばらつきが大きくなるという問題があ
った。? Problems to be Solved by the Invention] However, the above-mentioned LEC structure transistor (1)
In this case, the intrinsic base region (3) may be formed by high-energy ion implantation, but due to the channeling phenomenon during ion implantation, the Another problem is that the impurities in the base region (3) tend to draw a tail as shown by the broken line (a), increasing the variation in the current amplification factor hFE.
本発明は、上述の点に鑑み、h■の精度を良好にした半
導体装置の製法を提供するものである。In view of the above-mentioned points, the present invention provides a method for manufacturing a semiconductor device in which the accuracy of h■ is improved.
本発明の半導体装置の製法は、第1導電形不純物を含む
アモルファス層を介して第2導電形不純物を半導体基体
内に前記第2導電形不純物よりも深くイオン注入し、同
時に熱処理して半導体基体にエミッタ領域及びヘース領
域を形戒するようになす。The method for manufacturing a semiconductor device of the present invention includes ion-implanting a second conductivity type impurity into a semiconductor substrate deeper than the second conductivity type impurity through an amorphous layer containing a first conductivity type impurity, and simultaneously heat-treating the semiconductor substrate. The emitter area and heath area should be properly shaped.
ここで、第1導電形不純物を含むアモルファス層は、次
のようにして形威されるものを含む。Here, the amorphous layer containing impurities of the first conductivity type includes those formed as follows.
半導体基体上に多結晶層を形或し第1導電形不純物を多
結晶層中もしくは多結晶層及び半導体基体中に浅くイオ
ン注入して多結晶層をアモルファス化する。A polycrystalline layer is formed on a semiconductor substrate, and a first conductivity type impurity is ion-implanted into the polycrystalline layer or into the polycrystalline layer and the semiconductor substrate to make the polycrystalline layer amorphous.
半導体基体上にアモルファス層を形成し、第1遵電形不
純物をアモルファス層中もしくはアモルファス層及び半
導体基体中に浅くイオン注入する。An amorphous layer is formed on a semiconductor substrate, and a first conductive type impurity is ion-implanted into the amorphous layer or into the amorphous layer and the semiconductor substrate.
半導体基体上に第1導電形不純物を含有するアモルファ
ス層を形成する。An amorphous layer containing impurities of a first conductivity type is formed on a semiconductor substrate.
(作用〕
上述の製法によれば、アモルファス層を介して第2導電
形不純物を半導体基体内にイオン注入してベース領域を
形戒するので、このイオン注入時のチャネリング現象が
抑制され、所謂チャネリングテールのない不純物濃度分
布を有するベース領域が形戒される。従って、電流増幅
率hFEの精度の良いバイポーラトランジスタが得られ
る。(Function) According to the above-mentioned manufacturing method, since the base region is shaped by ion-implanting the second conductivity type impurity into the semiconductor substrate through the amorphous layer, the channeling phenomenon at the time of ion implantation is suppressed, and so-called channeling. A base region having an impurity concentration distribution without a tail is formed.Therefore, a bipolar transistor with a highly accurate current amplification factor hFE can be obtained.
また、第2導電形不純物を第1導電形不純物よりも深く
イオン注入して、熱処理することにより、同時に工ξツ
タ領域及びベース領域を形或することができ、且つL
E C構造となるので、低雑音バイポーラトランジスタ
が形威される。Furthermore, by ion-implanting the second conductivity type impurity deeper than the first conductivity type impurity and performing heat treatment, it is possible to simultaneously form the ivy region and the base region, and to form the L
Since it has an EC structure, a low noise bipolar transistor can be used.
(実施例〕
以下、図面を参照して本発明による半導体装置の製法の
一例を説明する。(Example) An example of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.
第1図を用いて本発明の基本となる要部の製法の一例に
ついて説明する。An example of a method for manufacturing the essential parts which is the basis of the present invention will be explained using FIG.
第1図Aに示すように、第1導電形例えばn形のシリコ
ンエピタキシャル或長層(11)の一主面上にSin.
膜等よりなるフィールド絶縁膜(l2)を形威し、この
フィールド絶縁膜(12)にエビタキシャル或長層(l
1)が臨む開口(l3)を形成した後、この開口(13
)内を含む所定領域上に選択的に例えば厚さ500入〜
3000人程度の多結晶シリコン膜(14)を彼着形成
する。As shown in FIG. 1A, a Si.
A field insulating film (12) consisting of a film or the like is formed, and an epitaxial long layer (12) is formed on this field insulating film (12).
After forming the opening (13) facing the opening (1),
) selectively on a predetermined area including
A polycrystalline silicon film (14) of about 3,000 layers is then formed.
次に、第1図Bに示すように開口(l3)を通してエミ
ッタとなる不純物例えばヒ素(As)等のn形不純物(
l5)を多結晶シリコン膜(l4)中、もしくは多結晶
シリコン膜(l4)及びエビタキシャル或長層(11)
中に浅くイオン注入する。例えば70ke V程度の打
込みエネルデギーでイオン注入する。このn形不純物(
l5)のイオン注入により多結晶シリコン膜(14)は
アモルファス化する。(16)はアモルファス化された
膜である。Next, as shown in FIG. 1B, an n-type impurity such as arsenic (As) is introduced into the emitter through the opening (l3).
l5) in the polycrystalline silicon film (l4), or in the polycrystalline silicon film (l4) and an epitaxial long layer (11).
Ions are implanted shallowly inside. For example, ion implantation is performed with an implant energy of about 70 keV. This n-type impurity (
By ion implantation of 15), the polycrystalline silicon film (14) becomes amorphous. (16) is an amorphous film.
次に、第1図Cに示すように、同し開口(13)を通じ
てベースとなる不純物例えばボロン(B)等のp形不純
物(17)をエビタキシャル戒長層(1 1)中に深く
イオン注入する。例えば100ke V〜500ke
V程度の打込みエネルギーでイオン注入する。すなわち
、このp形不純物(17)はn形不純物(15)のイオ
ン注入領域より深い位置にドーズ量ビークRpが存する
ように高エネルギーのイオン注入により導入する。Next, as shown in FIG. 1C, a p-type impurity (17) such as a base impurity such as boron (B) is ionized deeply into the epitaxial layer (11) through the same opening (13). inject. For example, 100ke V~500ke
Ion implantation is performed with an implantation energy of about V. That is, the p-type impurity (17) is introduced by high-energy ion implantation so that the dose peak Rp is located at a deeper position than the ion-implanted region of the n-type impurity (15).
次に、不純物活性化のためのアニール処理を施し、高濃
度工ξツタ領域(18)及びヘース領域(l9)を同時
に形或する。高濃度工ξツタ領域(18)は主としてア
モルファス化された膜(16)からのヒ素(As)の拡
散により形威される。Next, an annealing process is performed to activate the impurities, and a heavily doped ξ ivy region (18) and a haze region (19) are formed at the same time. The high concentration ξ ivy region (18) is mainly formed by the diffusion of arsenic (As) from the amorphous film (16).
ここで、p形不純物(17)を深くイオン注入する理由
を述べる。同一の多結晶シリコン膜(14)中にヒ素(
As)とボロン(B)を導入し、熱処理して拡散係数の
違いにより(ボロンの方がヒ素よりも拡散係数が大であ
る)、工旦ツタ領域及びベース領域を形成しようとする
と、ヒ素(As)ドーブの多結晶シリコンによるボロン
(B)の「吸い取リ効果」によりボロン(B)がエビタ
キシャル戊長層中6こ拡散されず、ベース領域が形成で
きないことが知られている。従って、本例ではボロン(
B)のイオン注入はヒ素(As)のイオン注入領域より
深くする必要がある。Here, the reason for deeply ion-implanting the p-type impurity (17) will be described. Arsenic (
When trying to form the plant ivy region and the base region by introducing heat treatment and diffusing coefficients (boron has a higher diffusion coefficient than arsenic), arsenic (As) and boron (B) are introduced and heated. It is known that due to the "absorption effect" of boron (B) by the polycrystalline silicon of the As) dove, boron (B) is not diffused into the epitaxial extrusion layer and a base region cannot be formed. Therefore, in this example, boron (
The ion implantation of B) needs to be deeper than the arsenic (As) ion implantation region.
この様に、ヒ素等のn形不純物のイオン注入でアモルフ
ァス化した膜(16)を介してボロン等のp形不純物(
17)をイオン注入することにより、イオン注入時のチ
ャネリング現象は抑制され、ベース領域(l9)として
チャネリングテールのない不純物濃度分布が得られる。In this way, p-type impurities such as boron (
By ion-implanting 17), the channeling phenomenon during ion implantation is suppressed, and an impurity concentration distribution without channeling tails can be obtained as the base region (19).
また、p形不純物(17)はアモルファス化された膜(
16)を通過してn形不純物(15)のイオン注入領域
よりも深い位置にイオン注入されるので、同し熱処理で
エミッタ領域(18)及びベース領域(工9)が同時に
形成され、且つn形のベース領域(l8)とp形のヘー
ス領域(19)の間に低濃度のn形領域が形威され、L
E C構造が構戊される。In addition, the p-type impurity (17) is an amorphous film (
16) and is implanted deeper than the ion implantation region of the n-type impurity (15), the emitter region (18) and base region (step 9) are simultaneously formed in the same heat treatment, and A low concentration n-type region is formed between the shaped base region (l8) and the p-type heath region (19), and the L
The E C structure is constructed.
次に、上述の第1図で示した製法を利用して本発明に係
るバイボーラトランジスタの製法例を第2図を参照して
説明する。Next, an example of a method for manufacturing a bibolar transistor according to the present invention using the manufacturing method shown in FIG. 1 described above will be described with reference to FIG.
本例においては、まず第2図Aに示すように第1導電形
半導体基板例えばn゛シリコン基板(21)上に同導電
形の低濃度エビタキシャル成長層(22)を形成する。In this example, first, as shown in FIG. 2A, a low-concentration epitaxial growth layer (22) of the same conductivity type is formed on a semiconductor substrate of a first conductivity type, for example, a silicon substrate (21).
エビタヰシャル戊長層(22)の主面に例えばSiOz
膜等の絶縁膜(23)を形成した後、絶縁■Δ(23)
hに例えば多結晶シリコン膜(24)を選択的に形戊
する。この多結晶シリコン膜(24)は爾後形威される
エミッタ領域に対応する部分に形成する。For example, SiOz is deposited on the main surface of the Ebitital Bocho layer (22).
After forming the insulating film (23) such as a film, the insulation ■Δ (23)
For example, a polycrystalline silicon film (24) is selectively formed on h. This polycrystalline silicon film (24) is formed in a portion corresponding to an emitter region to be formed later.
そして、この多結晶シリコン膜(24)をマスクにして
ボロン(B)(25)を高濃度にイオン注入し、ベース
取出し領域(26)を形成する(第2図B参照)。Using this polycrystalline silicon film (24) as a mask, boron (B) (25) is ion-implanted at a high concentration to form a base extraction region (26) (see FIG. 2B).
次に、第2図Bに示すように、多結晶シリコン層(24
)を含む全面にCVD (化学気相成長)法によるSi
02膜(27)を被着形威し、このSin.膜(27)
に対して緻密・安定化するための熱処理即ちデンシファ
イを施す。Next, as shown in FIG. 2B, a polycrystalline silicon layer (24
) is coated with Si by CVD (Chemical Vapor Deposition)
02 film (27) was applied, and this Sin. Membrane (27)
Heat treatment, or densification, is applied to make the material denser and more stable.
次に、第2図Cに示すようにフォトレジストのスビンコ
ートIff(28)を形成したのち、エンチバックによ
り平坦化し、多結晶シリコン膜(24)の表面を露出さ
せしめる。Next, as shown in FIG. 2C, a photoresist coating Iff (28) is formed and then flattened by etchback to expose the surface of the polycrystalline silicon film (24).
次に、KOII溶液等により多結晶シリコン膜(24)
をエッチング除去し、さらにこの除去により形成された
凹所内の絶縁膜(23)をエノチング除去して、開口(
29)を形威する。Next, a polycrystalline silicon film (24) is formed using KOII solution or the like.
is removed by etching, and the insulating film (23) in the recess formed by this removal is removed by etching to form an opening (
29).
次に、前述の第1図の製法に従う。即ち、第2図Dに示
すように開口(29)内を含んで表面に多結晶シリコン
II!(30)を被着形威した後、ヒ素(As)(3l
)を多結晶シリコン119(30)中、もしくは多結晶
シリコン膜(30)及び開口(29)を通してエビタキ
シャル威長層(22)中に浅くイオン注入する。このA
s(3I)のイオン注入により多結晶シリコン119(
30)がアモルファス化された膜(32)となる。Next, the manufacturing method described above in FIG. 1 is followed. That is, as shown in FIG. 2D, the surface including the inside of the opening (29) is covered with polycrystalline silicon II! After applying (30), arsenic (As) (3l
) is shallowly implanted into the polycrystalline silicon 119 (30) or into the epitaxial predominant layer (22) through the polycrystalline silicon film (30) and the opening (29). This A
Polycrystalline silicon 119 (
30) becomes an amorphous film (32).
次に、同し開口(2つ)内のアモルファス化された11
2(32)を通してエビタキシャル成長層(22)内に
As(31)のイオン注入領域よりも深い位置にドーズ
檀ピークRpが存するようにボロン(B) (33)ヲ
高エネルギーでイオン注入する。Next, the amorphous 11 inside the same openings (two)
Boron (B) (33) is ion-implanted at high energy through No. 2 (32) into the epitaxial growth layer (22) so that the dose peak Rp exists at a deeper position than the As (31) ion implantation region.
次いで、不純物活性化のためのアニール処理を施し、高
濃度エミッタ領域(34A)及びベース取出し領域(2
6)に連接する真性ベース領域(35)を同時に形戒す
る。高濃度エミ,タ領域(34A) と真性ベース領域
(35)間にはエビタキシャル或長層(22)がらなる
低濃度工ξ冫夕領域(34B)が形成される。Next, an annealing treatment is performed to activate the impurities, and the high concentration emitter region (34A) and the base extraction region (2
At the same time, the intrinsic base area (35) connected to 6) is formalized. Between the high concentration emitter region (34A) and the intrinsic base region (35), a low concentration optical region (34B) consisting of an epitaxial long layer (22) is formed.
その後、Mのエミッタ電極(37)を形威し、またエミ
ッタ電極(37)直下を残してそれ以外のアモルファス
化された膜(32)を選択的にエッチング除去する。斯
くして、第2図Fに示すように高濃度領域(34A)及
び低濃度領域(34B)から戒るエミッタ領域(34)
,真性ベース領域(35)及びコレクタ領域(36)か
らなるLEC構造のバイポーラトランジスタ(38)を
得る。Thereafter, the M emitter electrode (37) is shaped, and the amorphous film (32) is selectively etched away except for the part directly under the emitter electrode (37). Thus, as shown in FIG. 2F, the emitter region (34) is separated from the high concentration region (34A) and the low concentration region (34B).
, a bipolar transistor (38) having an LEC structure consisting of an intrinsic base region (35) and a collector region (36) is obtained.
上述の製法によれば、エビタキシャル戒長層(22)が
臨む開口(29)を含んで多結晶シリコン膜(30)を
形威し、エミッタを形或するためのヒ素( A s)
(31)をイオン注入した後、このイオン注入で多結晶
シリコン膜(30)がアモルファス化した膜(32)を
介してベースを形威するためのボロン(B)(33)を
イオン注入するので、ボロン(B)イオン注入時のチャ
ネリング現象を抑制することができる。したがって、チ
ャネリングのない不純物濃度分布を有する真性ベース領
域(35)を形戒することができ、電流増幅hFEの精
度の極めて良好なバイポーラトランジスタ(38)を製
造することができる。According to the above manufacturing method, the polycrystalline silicon film (30) is shaped including the opening (29) facing the epitaxial layer (22), and arsenic (A s) is added to form the emitter.
After (31) is ion-implanted, boron (B) (33) is ion-implanted to form a base through the film (32) in which the polycrystalline silicon film (30) has become amorphous. , channeling phenomenon during boron (B) ion implantation can be suppressed. Therefore, it is possible to form an intrinsic base region (35) having an impurity concentration distribution without channeling, and it is possible to manufacture a bipolar transistor (38) with extremely high accuracy of current amplification hFE.
また、ボロン(B)(33)をヒ素( A s) (3
1)のイオン注入領域より深くイオン注入するので、熱
処理してエミンタ領域(34A)及び真性ベース領域(
35)を同時形成できると共に、LEC構造となり、低
雑音トランジスタを実現することができる。Also, boron (B) (33) is converted to arsenic (A s) (3
Since the ion implantation is deeper than the ion implantation region in 1), heat treatment is performed to form the emitter region (34A) and the intrinsic base region (34A).
35) can be formed at the same time, an LEC structure can be obtained, and a low-noise transistor can be realized.
さらに、エミッタ領域(34A)を形或するために用い
た開口(29)を用いてイオン注入しヘース領域(35
)をセルファラインで形成できるので、L E C構造
のハイポーラトランジスタの微細化が可能となる。Furthermore, ions are implanted using the opening (29) used to form the emitter region (34A) to form the heath region (35A).
) can be formed using self-aligned lines, making it possible to miniaturize a high-polar transistor with an L E C structure.
尚、上例では多結晶シリコン膜(30)にヒ素(As)
(3l)をイオン注入してアモルファス化し、次いでボ
ロン(B)(33)をイオン注入するようにしたが、そ
の他、例えば第3図A及びBに示すように、最初からア
モルファスシリコン膜(4l)を形成し、アモルファス
シリコン膜(41)中、もしくはアモルファスシリコン
膜(41)及びエビタキシャル成長層(22)に浅くヒ
素( A s) (31)をイオン注入した後、ポロン
(B)(33)を深くイオン注入して熱処理し、エミッ
タ領域(34A)及びベース領域(35)を同時に形威
すようにしてもよい。さらに、第4図A及びBに示すよ
うに最初に開口(29)を含んでAsを含有するアモル
ファスシリコン膜(42)を形成し、このアモルファス
シリコン膜(42)を介してボロン(B)(33)を深
くイオン注入し、その後、アニル処理して工業ツタ領域
(34A)及びベース領域(35)を同時に形成するよ
うになしてもよい。In the above example, arsenic (As) is added to the polycrystalline silicon film (30).
(3l) was ion-implanted to make it amorphous, and then boron (B) (33) was ion-implanted. In addition, for example, as shown in FIGS. 3A and B, an amorphous silicon film (4l) was made from the beginning. After ion implantation of arsenic (As) (31) into the amorphous silicon film (41) or into the amorphous silicon film (41) and the epitaxial growth layer (22), poron (B) (33) is formed. Alternatively, the emitter region (34A) and the base region (35) may be formed simultaneously by deeply ion-implanting and heat-treating. Furthermore, as shown in FIGS. 4A and 4B, an amorphous silicon film (42) containing As is first formed including an opening (29), and boron (B) ( 33) may be deeply ion-implanted and then annealed to simultaneously form the industrial ivy region (34A) and the base region (35).
これらの実施例においても、第2図と同様の効果が得ら
れるものである。In these embodiments as well, effects similar to those shown in FIG. 2 can be obtained.
本発明の半導体装置の製法によれば、第1導電形不純物
を含むアモルファス層を介して第2導電形不純物をイオ
ン注入してベース領域を形成するので、ベース領域はチ
ャネリングテールのない不純物濃度分布となり、電流増
幅率hFEの精度のよいバイボーラトランジスタを製造
することができる。According to the method for manufacturing a semiconductor device of the present invention, since the base region is formed by ion-implanting the second conductivity type impurity through the amorphous layer containing the first conductivity type impurity, the base region has an impurity concentration distribution without channeling tails. Therefore, a bibolar transistor with a highly accurate current amplification factor hFE can be manufactured.
また高エネルギーのイオン注入によりベース領域をエミ
ッタ領域より深い位置に形成するので、LEC構造とす
ることができ、低雑音トランジス夕を製造することがで
きる。Furthermore, since the base region is formed deeper than the emitter region by high-energy ion implantation, an LEC structure can be obtained, and a low-noise transistor can be manufactured.
第1図A−Dは本発明に係る基本となる要部の製法例を
示す工程図、第2図A−Fは本発明に係るバイボーラト
ランジスタの製法の一例を示す工程図、第3図A及びB
は本発明に係るバイポーラトランジスタの製法の他の例
を示す工程図、第4図A及びBは本発明に係るバイポー
ラトランジスタの製法のさらに他の例を示す工程図、第
5図は従来のLEC構造のバイポーラトランジスタの断
面図、第6図はその不純物濃度分布図である。
(2l)はn゛シリコン基板、(22)は低濃度のn形
エビタキシャル戒長層、(23)はSin2膜、(3l
)はヒ素(As)、(33)はボロン(B)、(34A
)は高濃度エミッタ領域、 (34B)は低濃度エミッ
タ領域、(35)は真性ヘース領域、(36)はコレク
タ領域である。1A to 1D are process diagrams showing an example of the manufacturing method of the basic essential parts according to the present invention, FIGS. 2A to 2F are process diagrams showing an example of the manufacturing method of the bibolar transistor according to the present invention, and FIG. A and B
4A and 4B are process diagrams showing still another example of the method for manufacturing a bipolar transistor according to the present invention, and FIG. 5 is a process diagram showing another example of the method for manufacturing a bipolar transistor according to the present invention. FIG. 6 is a cross-sectional view of the bipolar transistor structure, and FIG. 6 is a diagram showing its impurity concentration distribution. (2l) is an n-silicon substrate, (22) is a low concentration n-type epitaxial layer, (23) is a Sin2 film, (3l)
) is arsenic (As), (33) is boron (B), (34A
) is a high concentration emitter region, (34B) is a low concentration emitter region, (35) is an intrinsic Hess region, and (36) is a collector region.
Claims (1)
導電形不純物を半導体基体内に前記第2導電形不純物よ
りも深くイオン注入し、 同時に熱処理して前記半導体基体に第1導電形のエミッ
タ領域及び第2導電形のベース領域を形成することを特
徴とする半導体装置の製法。[Claims] The second conductivity type is
A conductivity type impurity is ion-implanted into the semiconductor substrate deeper than the second conductivity type impurity, and simultaneously heat-treated to form a first conductivity type emitter region and a second conductivity type base region in the semiconductor substrate. A method for manufacturing semiconductor devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15426589A JPH0319328A (en) | 1989-06-16 | 1989-06-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15426589A JPH0319328A (en) | 1989-06-16 | 1989-06-16 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0319328A true JPH0319328A (en) | 1991-01-28 |
Family
ID=15580398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15426589A Pending JPH0319328A (en) | 1989-06-16 | 1989-06-16 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0319328A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100424237B1 (en) * | 2000-03-30 | 2004-03-24 | 인터내셔널 비지네스 머신즈 코포레이션 | Dc or ac electric field assisted anneal |
-
1989
- 1989-06-16 JP JP15426589A patent/JPH0319328A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100424237B1 (en) * | 2000-03-30 | 2004-03-24 | 인터내셔널 비지네스 머신즈 코포레이션 | Dc or ac electric field assisted anneal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4345366A (en) | Self-aligned all-n+ polysilicon CMOS process | |
EP0076106B1 (en) | Method for producing a bipolar transistor | |
KR900005123B1 (en) | Bipolar transistor manufacturing method | |
JPH05160353A (en) | Self-alignment type planer monolithic integrated circuit vertical type transistor process | |
JPH0878674A (en) | Semiconductor device and its manufacture and bipolar transistor | |
JPH0519979B2 (en) | ||
JPH0319328A (en) | Manufacture of semiconductor device | |
KR0172509B1 (en) | Method of fabricating lateral bipolar transistor | |
JPS624339A (en) | Semiconductor device and manufacture thereof | |
JP3041886B2 (en) | Method for manufacturing semiconductor device | |
KR950000137B1 (en) | Manufacturing method of semiconductor device | |
JPS63287061A (en) | Method of forming bipolar transistor with close device regions | |
JPH07120793B2 (en) | Method for manufacturing semiconductor device | |
JP2573303B2 (en) | Method for manufacturing semiconductor device | |
JPH04354328A (en) | Production of semiconductor device | |
JPS6410952B2 (en) | ||
JPH04346476A (en) | Manufacture of mosfet | |
JPH0567623A (en) | Manufacture of semiconductor device | |
KR19980036110A (en) | Bipolar Junction Transistor Manufacturing Method | |
JPH0458562A (en) | Mas transistor and manufacture thereof | |
JPH0579186B2 (en) | ||
JPH0727916B2 (en) | Semiconductor device manufacturing method | |
JPH021931A (en) | Manufacture of semiconductor device | |
JPH0621077A (en) | Semiconductor device and manufacture thereof | |
JPS5966168A (en) | Manufacture of semiconductor device |