JPH03191524A - 酸化シリコン膜の製造方法 - Google Patents

酸化シリコン膜の製造方法

Info

Publication number
JPH03191524A
JPH03191524A JP33220089A JP33220089A JPH03191524A JP H03191524 A JPH03191524 A JP H03191524A JP 33220089 A JP33220089 A JP 33220089A JP 33220089 A JP33220089 A JP 33220089A JP H03191524 A JPH03191524 A JP H03191524A
Authority
JP
Japan
Prior art keywords
film
silicon oxide
oxide film
siox
analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33220089A
Other languages
English (en)
Inventor
Hiroichi Ueda
博一 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP33220089A priority Critical patent/JPH03191524A/ja
Publication of JPH03191524A publication Critical patent/JPH03191524A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、テトラエトキンシランとオゾンとを反応ガ
スとするCVD法により、半導体基板上に酸化シリコン
膜を製造する方法の改良に関する。
(ロ)従来の技術 一般に、テトラエトキンシラン(以下TEOSS i(
0−CtHs)a)は、約600°C以上の高温にして
初めて、分解CS r (0−CtH5)4→SiO,
+20 (CtHs)*〕シ、酸化シリコン(SiOx
)膜を生成する。しかしここにオゾン(以下03)の補
助があれば、約400℃という低温でも分解し凹凸のあ
る半導体基板上にもコンフォーマルにSiOx膜を形成
することができる。1従ってこれを利用して、半導体基
板上に酸化シリコン膜を形成する方法として、TEOS
と0.とを用いたCVD法により成膜する方法が知られ
ている。
(ハ)発明が解決しようとする課題 しかしながら、上記方法により得られるSiOx膜はそ
の膜質が不安定であり、膜中に多量の0−H結合成分を
含み、その後に約900℃の窒素(N、)アニール処理
を行うと、膜厚が約13%も減少(膜収縮)する。この
膜収縮によって膜付けが行われた半導体基板にも結晶欠
陥等のダメージが生じる。
そのため、このTEOS−01による低温でのSiOx
膜は、例えばMOS)ランジスタのゲート部のサイドウ
オオール形成材料としては不適となる。
しかしながら、ウェーハ1枚当りの処理能力、量産性を
考慮した場合、このTEOS−0,によろSiOx膜を
ゲート部のサイドウォオール形成材料に適用することは
、現在使用されている他の材料、例えばHTO膜(s 
l Ha + N ! O)、TEOSを700〜80
0℃で用いた減圧CVD法によるSiOx膜等、と比べ
てその膜成長速度が、約20〜30倍速いというメリッ
トがあり、その価値は大きい。
この発明はかかる状況に鑑み為されたものであり、TE
OSと0.とを反応ガスとして用いたCVD法により得
られるSiOx膜の膜質を管理しなから成膜しうる酸化
ノリコン膜の製造方法を提供しようとするものである。
(ニ)課題を解決するための手段 かくしてこの発明によれば、テトラニドキシンランとオ
ゾンとを反応ガスとして用いるCVD法により、酸化シ
リコン膜を形成する方法において、上記酸化シリコン模
のO−H結合成分及びSi0結合成分についての赤外吸
光分析により得られる吸光度A o −o及びASi−
oの比(AO−h/ASi−o)に基づいて上記酸化シ
リコン膜の成長をモニタリングし、上記吸光度比が0.
06以下となる酸化シリコン膜を成長させることを特徴
とする酸化シリコン模の製造方法が提供される。
この発明は、テトラニドキシンラン(以下TEOS)と
オゾン(以下03)を反応ガスとして使用するCVD法
により製造されろ酸化シリコン(SiOx)膜について
、該膜中に含まれる〇−H結合成分の生成量が成膜後の
アニール処理によって発生する膜収Nlを決定しており
、従ってこの0−H結合成分の生成量を少なくすれば、
アニール処理による膜収縮量を小さくでき、その結果酸
化シリコン膜の膜質の信頼性を向上することができると
共に、半導体基板に与える結晶欠陥等のダメージの発生
も減少できるという知見に基づくものである。
この発明の方法において、成膜されるSiOx膜を赤外
吸光分析によりモニタリングし、この結果に基づいて成
膜条件を調節する以外は、TEOSとOlとを反応ガス
として用いる当該分野で公知のCVD法がそのまま用い
られる。
上記赤外吸光分析による成膜条件の調節は、成長するS
iOx膜を一定時間毎にモニタリングし、その都度得ら
れろ結果をCVDの成膜条件にフィードバックしてリア
ルタイムで連続的に調節するものであってもよく、また
生産ロット部に、試験的にSiOx膜を成膜してはこの
とき得られる膜を赤外吸光分析して成膜条件の適否を判
断するという、回分式に成膜条件を調節するものであり
もよい。この発明の方法は上記いずれのらのにも適用で
きろ。
この発明の方法に用いる赤外吸光分析の手法は、通常の
分析の分野で用いられるいずれの手法であってもよいが
、ことに上記連続的に調節する場合は、フーリエ変換赤
外分光分Fr(FT−[R)の手法を用いることが好ま
しい。上記FT−IHには、通常分析の分野で用いられ
る公知の装置がそのまま用いら゛れる。
この発明の方法において、赤外吸光分析で得られる吸光
度のうち、O−H結合成分に由来ずろ吸光度及び5i−
0結合成分に由来する吸光度が用いられろ。すなわち、
成膜されるSiOx膜の膜中には、5i−0−H結合成
分が含まれているが、膜質の信頼性を向上させるにはO
−H結合成分量を小さく押さえることにより、成膜後の
アニール処理に伴う膜収縮率を押さえることができるが
、この膜収縮率を所定の値以下に押さえる目安として、
上記特定の吸光度が用いられる。
具体的には、赤外吸光分析において得られる、0−H結
合成分を示す特定波長における吸光度のピーク値(AO
−o)と、5i−0結合成分を示す特定波長における吸
光度のピーク値(ASi−o)との比(AO−H/ A
Si−o)をパラメータとして用いることができる。実
際には、上記A。−H及びASi−0はそれぞれの特定
波長域におけるピーク高さa。
bで代用することができる。上記0−H結合成分を示す
特定波長域としては、3340cm−’付近が選択され
、上記5i−0結合成分を示す特定波長域としては10
7107O’付近が選択される。
具体例として、例えば赤外吸光分Ffr(ここではFT
−rR分析)によりモニタリングされた吸光度が第2図
示されるような場合、各特定波長域におけるピーク高さ
a、bはそれぞれ、該図に示されるように計測でき(こ
こではa =6.1mm、 b −60,7mm) 、
従ってパラメータ(a/b)は所定値(0,100)と
なる。このピーク高さの比でらって表されろパラメータ
は、第3図に示すごとく、形成される酸化シリコン(S
iOx)膜の膜厚に対して影響を受けず、パラメータと
して最適なものであることが示される。
この発明の方法において、上記のごときパラメータを用
いた場合、このパラメータが0.06以下となるように
成膜条件が選択される。上記パラメータが0.06以下
であれば、0−)1結合成分の生成量を小さく押さえて
成膜後のアニール処理に伴う膜収縮率を8.5%以下に
することができる。
この発明の方法はまた、上述したごとき赤外吸光分析、
ことにFT−rR分析で得られるパラメータを用いるこ
とにより、半導体製造工程においてら、半導体基板上に
成膜されるSiOx膜に対する前記CVDの最適成膜条
件を設定でき、これによってSiOx膜の膜質を管理で
き、さらにこの膜が膜付けされた半導体基板における結
晶欠陥等のダメージの発生をなくするよう管理すること
ができる利点を有する。
(ホ)作用 この発明によれば、テトラエトキシシランとオゾンとを
反応ガスとして用いるCVD法により、酸化シリコン膜
を形成する際、成膜される酸化シリコン膜が赤外吸光分
析によりモニタリングされ、このとき得られる膜中のO
−H結合成分及び5i−0結合成分に関する吸光度から
得られる吸光度比(A、 o−o/ A 5l−o)が
0.06以下に設定されることにより、上記酸化シリコ
ン膜中でのO−H結合成分の生成量が押さえられること
となる。
以下実施例によりこの発明の詳細な説明するが、これに
よりこの発明は限定されるものではない。
(へ)実施例 下記CVD装置及び下記CVD条件により、ベアシリコ
ン基板上に、酸化ノリコン(SiOx)膜の形成を試み
た。このとき成膜(堆積)されるSiOx膜を下記FT
−rR装置によりモニタリングし、このFT−IRで得
られる3340cm−’付近の吸光度ピーク値(AO−
I+)及び107107O’付近の吸光度ビークfm(
As、−o)との比(AO−s/ As+−o)と、堆
積されたS10、膜を900℃のN、雰囲気中で20分
アニール処理した際の膜収縮率との関係を調べ、第1図
こ示ず結果を得た。なお、上記膜収縮率は屈折率n=1
.46で求めた。
CVD装置(型番Precision 5000CVD
 : AMT社製)  (Applied Mater
ials社)CVD条件(成膜条件) 堆積温度:390〜430℃ 堆積圧カニ   60〜90Torr 反応ガス TEOS流量: 1200SCCM O8流!+ 2400〜3000SCCMO1濃度:o
y10*=約48000ppm第!図において、ドツト
(イ)は堆積温度390℃、O11l2400sccM
、堆積圧力60Torrのでらのであり、ドツト([1
)は堆積温度430℃、03流量3000SCCM、堆
積圧力90Torrのものである。該図に得られた結果
から、パラメータとなる上記吸光度比が0.06以下の
場合には、アニール処理後の膜収縮率は、信頼性が得ら
れる限界である8、5%以下となっている。
したがってCVD法により形成されるSiOx膜につい
て、上記FT−r R分析でモニタリングすることによ
り、パラメータ:AO−o/As1−0が0.06以下
となるように調節でき、これにより常にアニール処理後
の膜収縮率が8.5%以下であるSiOx膜を形成する
ことができる。
・上記モニタリング方法を半導体製造工程に応用する場
合は、以下のように行われる。
りまず、ベアシリコン基板上に、TEO9O1を反応ガ
スとしてSiOx膜を形成する。
2)上記得られたSiOx膜を、FT−IR分析して、
上記と同一のパラメータにより、チェッりする。このパ
ラメータか所定値以下、例えば0.06以下、であれば
上記CVD条件は適すると判断される。次いで、生産ウ
ェハ(LSI)に上記CVD条件のまま、S i Ox
膜を形成すればよいこととなる。このときらし、0.0
6以上であれば、装置(ハードウェアー)をチエツクし
、膜堆積温度を上昇さ仕る方向、さらにはTEOSに対
するO、(オゾン)の流量を上げろ方向、そして堆積圧
力を高くする方向に成膜条件を調節すると良い。
以上のチエツクを生産ロフト毎に実施することにより、
SiOx膜の膜質を信頼性を有する範囲内に保守管理で
きることとなる。
(ト)発明の効果 この発明によれば、TEOSと03とを反応ガ・スとし
て用いるCVD法により形成されるSiOx膜は、FT
−IR分析によりモニタリングすることにより、その膜
質の信頼性が管理されており、常に一定の信頼度を有す
る膜質からなるSiOx膜を形成することができる。
またこの発明の方法により形成されるSiOx膜は、ト
ランジスタ・ゲート部のサイドウオール形成材料として
用いろことができる。
さらにこの発明の方法によれば、半導体製造工程におけ
るウェハ処理能力(スループット)を大幅に改善するこ
とができる。
またさらに、この発明の方法によれば、SiOx膜の膜
質を簡単に管理できるので、S iox膜の工程不良を
予防することができる。
【図面の簡単な説明】
第1図は、この発明の方法に用いろFT−I R分析に
より設定されるパラメータと、成膜されるSiOx膜の
アニール処理後の膜収縮率との関係を示すグラフ図、第
2図はパラメータ設定用の吸光度をピーク高さで代用す
る場合のスペクトル何口、第3図はピーク高さ比が成膜
されるSiOx膜の膜厚に依存しないことを説明するグ
ラフ図である。 笥 図 A O−H/ As1−0 涙敷(cm”j) 第 図 5ioxの膜厚(A)

Claims (1)

  1. 【特許請求の範囲】 1、テトラエトキシシランとオゾンとを反応ガスとして
    用いるCVD法により、酸化シリコン膜を形成する方法
    において、 上記酸化シリコン膜のO−H結合成分及びSi−O結合
    成分についての赤外吸光分析により得られる吸光度A_
    O_−_H及びA_S_i_−_Oの比(A_O_−_
    H/A_S_i_−_O)に基づいて上記酸化シリコン
    膜の成長をモニタリングし、上記吸光度比が0.06以
    下となる酸化シリコン膜を成長させることを特徴とする
    酸化シリコン膜の製造方法。
JP33220089A 1989-12-20 1989-12-20 酸化シリコン膜の製造方法 Pending JPH03191524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33220089A JPH03191524A (ja) 1989-12-20 1989-12-20 酸化シリコン膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33220089A JPH03191524A (ja) 1989-12-20 1989-12-20 酸化シリコン膜の製造方法

Publications (1)

Publication Number Publication Date
JPH03191524A true JPH03191524A (ja) 1991-08-21

Family

ID=18252294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33220089A Pending JPH03191524A (ja) 1989-12-20 1989-12-20 酸化シリコン膜の製造方法

Country Status (1)

Country Link
JP (1) JPH03191524A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059804A (ja) * 2005-08-26 2007-03-08 Seiko Epson Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059804A (ja) * 2005-08-26 2007-03-08 Seiko Epson Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH03198340A (ja) 半導体装置の製造方法
JPS6364993A (ja) 元素半導体単結晶薄膜の成長方法
JPH0325510B2 (ja)
US6436846B1 (en) Combined preanneal/oxidation step using rapid thermal processing
DE60022381T2 (de) Hochbrechende schichten aus germanium-silicium-oxynitrid für planare wellenleiter
JPH03191524A (ja) 酸化シリコン膜の製造方法
JPH03139836A (ja) ガラス基板上に窒化ケイ素層を堆積させる方法
JPS634624A (ja) 半導体装置の製造方法
JPH0341731A (ja) 酸化シリコン膜の形成方法
JPS6039837A (ja) 絶縁膜の成長方法
RU2498445C2 (ru) Способ изготовления диэлектрического слоя
JPH0529234A (ja) エピタキシヤル成長法
JPS5994829A (ja) 半導体装置の製造方法
JP3203531B2 (ja) サイドウォールの製造方法及び半導体装置
JPH01152631A (ja) S1xOyNz絶縁膜の形成方法
JP5453967B2 (ja) エピタキシャルウェーハおよびその製造方法
JPH08218170A (ja) フッ素含有シリコン酸化膜の製造方法
JPS60119713A (ja) 半導体装置の製造方法
JPS61128520A (ja) 不純物拡散方法
JPH06244426A (ja) 薄膜形成用ガラス基板の製造方法
JP3860122B2 (ja) Movpe成長における化合物半導体の結晶成長方法
JPH03201435A (ja) 酸化シリコン膜の製造方法
KR950009937B1 (ko) 반도체소자의 게이트절연막 형성방법
JPS63274694A (ja) 高品質チタンサフアイヤ単結晶の製造方法
JP5434317B2 (ja) エピタキシャルウェーハの製造方法