JPH03190245A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03190245A
JPH03190245A JP33059089A JP33059089A JPH03190245A JP H03190245 A JPH03190245 A JP H03190245A JP 33059089 A JP33059089 A JP 33059089A JP 33059089 A JP33059089 A JP 33059089A JP H03190245 A JPH03190245 A JP H03190245A
Authority
JP
Japan
Prior art keywords
insulating film
film
base region
stack
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33059089A
Other languages
Japanese (ja)
Inventor
Shinji Nishiura
西浦 信二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP33059089A priority Critical patent/JPH03190245A/en
Publication of JPH03190245A publication Critical patent/JPH03190245A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To inhibit generation of a crystal defect by forming a stack having the structure of an insulating film-a semiconductor-an insulating film onto the intrinsic base region of the surface of a semiconductor substrate. CONSTITUTION:A stack 23 having the structure of an insulating film 21-a semiconductor 20-an insulating film 19 is formed onto the intrinsic base region 22 of the surface of a semiconductor substrate 15. The intrinsic base region 22 is protected and a base electrode 25 can be formed at that time. When the stack 23 is removed through etching and an emitter leading-out section opening 28 is shaped, the insulating film 19 brought into contact with an epitaxial layer 17 can be removed through wet etching, and large damage and contamination are not induced on an epitaxial surface. Accordingly, the generation of a crystal defect can be inhibited.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はバイポーラトランジスタの高速化・微細化を図
った半導体装置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which bipolar transistors are made faster and smaller.

従来の技術 近年バイポーラトランジスタは様々な自己整合技術によ
りフォトリソグラフィの限界を越えた微細化が図られ、
極めて高速・高性能な特性を実現している。
Conventional technology In recent years, bipolar transistors have been miniaturized beyond the limits of photolithography using various self-alignment techniques.
It has achieved extremely high speed and high performance characteristics.

従来の技術による半導体装置とその製造方法を第2図(
al〜(dlにNPNトランジスタの製造方法の一例で
示す。
A conventional semiconductor device and its manufacturing method are shown in Figure 2 (
An example of a method for manufacturing an NPN transistor is shown in al~(dl).

まず第2図(alに示すように、P型シリコン基板1の
表面にN型埋め込みコレクタ層2を形成した後、N型エ
ピタキシャル層3を成長する。次に素子分離LOCO3
膜4をN型エピタキシャル層3の表面に形成する。次に
N型エピタキシャル層3および素子分離LOGO8膜4
の表面上全面にベース引出し電極となるP+ポリシリコ
ン膜5とCVD酸化膜6を成長する。次にフォトリング
ラフィによるレジストをマスクにCVD酸化膜6と続い
てP+ポリシリコン膜5をエツチング除去し、N型エピ
タキシャル層3の表面の真性ベース領域7を露出させる
First, as shown in FIG. 2 (al), after forming an N-type buried collector layer 2 on the surface of a P-type silicon substrate 1, an N-type epitaxial layer 3 is grown.Next, an element isolation LOCO 3 is formed.
A film 4 is formed on the surface of the N-type epitaxial layer 3. Next, the N-type epitaxial layer 3 and the element isolation LOGO8 film 4
A P+ polysilicon film 5 and a CVD oxide film 6, which will serve as a base lead-out electrode, are grown over the entire surface. Next, the CVD oxide film 6 and then the P+ polysilicon film 5 are removed by etching using a photolithographic resist as a mask to expose the intrinsic base region 7 on the surface of the N-type epitaxial layer 3.

次に第2図(b)に示すように、窒化膜8を全面に成長
した後、熱処理によりP+ポリシリコン膜5からP型の
不純物をN型エピタキシャル層3に導入し、P型外部ベ
ース層9を形成する。
Next, as shown in FIG. 2(b), after growing a nitride film 8 over the entire surface, P-type impurities are introduced into the N-type epitaxial layer 3 from the P+ polysilicon film 5 by heat treatment, and a P-type external base layer is formed. form 9.

次に第2図(C1に示すように、窒化膜8を異方性エツ
チングして窒化膜サイドウオール10.ポリシリコンベ
ース引出し電極5.エミッタ引出し部間孔11を形成す
る。
Next, as shown in FIG. 2 (C1), the nitride film 8 is anisotropically etched to form a nitride film sidewall 10, a polysilicon base lead electrode 5, and an emitter lead-out hole 11.

最後に第2図fd)に示すように、全面に成長したポリ
シリコン膜をフォトリングラフィによるレジストをマス
クに選択的にエツチング除去し、エミッタ電極12を形
成した後、このポリシリコンエミッタ電極12にP型の
不純物をイオン注入し、熱処理によりエミッタ引出し部
間孔11を通してポリシリコンエミッタ電極12からP
型の不純物を真性ベース領域形成部7に導入し、P現頁
性ベース層13を形成する。さらにポリシリコンエミッ
タ電極12にN型の不純物をイオン注入し、熱処理によ
りエミッタ引出し部間孔11を通してポリシリコンエミ
ッタ電極12からN型の不純物を真性ベース層13に導
入し、N型エミツタ層14を形成する。
Finally, as shown in FIG. 2 (fd), the polysilicon film grown on the entire surface is selectively etched away using a photolithographic resist as a mask to form an emitter electrode 12. P-type impurities are ion-implanted, and P-type is removed from the polysilicon emitter electrode 12 through the emitter lead-out hole 11 by heat treatment.
A type impurity is introduced into the intrinsic base region forming portion 7 to form a P-based base layer 13. Furthermore, N-type impurities are ion-implanted into the polysilicon emitter electrode 12, and N-type impurities are introduced into the intrinsic base layer 13 from the polysilicon emitter electrode 12 through the emitter lead-out hole 11 by heat treatment, thereby forming the N-type emitter layer 14. Form.

以上のような半導体装置の製造方法によると、バイポー
ラトランジスタの外部ベース領域、エミッタ領域、ベー
ス電極引出し部、エミッタ電極引出し部をすべて自己整
合的に形成でき、バイポーラトランジスタの高速化・微
細化を飛躍的に図ることができる。
According to the method for manufacturing a semiconductor device as described above, the external base region, emitter region, base electrode extension part, and emitter electrode extension part of a bipolar transistor can all be formed in a self-aligned manner, making it possible to dramatically increase the speed and miniaturize the bipolar transistor. You can aim for it.

発明が解決しようとする課題 上記従来技術では、ベース引出し電極となるP+ポリシ
リコン膜を選択的にエツチング除去し、エピタキシャル
層表面部分の真性ベース領域を露出させる際に、ポリシ
リコン膜の下地がシリコンエピタキシャル層であるため
エツチングの選択比が小さく、大きなダメージや汚染を
エピタキシャル層表面に誘起し、結晶欠陥の原因となる
。そして結晶欠陥は各接合のリークを引き起こし、トラ
ンジスタの特性を劣化させる。
Problems to be Solved by the Invention In the above-mentioned prior art, when the P+ polysilicon film that becomes the base extraction electrode is selectively etched away to expose the intrinsic base region on the surface of the epitaxial layer, the base of the polysilicon film is silicon. Since it is an epitaxial layer, the etching selectivity is low, which induces large damage and contamination on the surface of the epitaxial layer, causing crystal defects. Crystal defects then cause leakage at each junction, degrading transistor characteristics.

課題を解決するための手段 この課題を解決するために本発明の半導体装置の製造方
法は、半導体基板表面部の真性ベース領域および前記真
性ベース領域を取り囲む外部ベース領域および前記外部
ベース領域の周囲に形成された第1の絶縁膜上全面に第
2の絶縁膜と続いて第1の半導体膜と続いて第3の絶縁
膜を成長する工程と、前記第3の絶縁膜と続いて前記第
1の半導体膜と続いて前記第2の絶縁膜を選択的にエツ
チング除去し前記真性ベース領域上に前記第2の絶縁膜
と前記第1の半導体膜と前記第3の絶縁膜とからなるス
タックを形成する工程と、前記スタックの側壁に第4の
絶縁膜からなるサイドウオールを形成する工程と、全面
に第2の半導体膜を成長する工程と、前記スタックおよ
び前記サイドウオール上の前記第2の半導体膜をエツチ
ング除去して前記第2の半導体膜のベース引出し電極を
形成する工程と、前記スタックをエツチング除去してエ
ミッタ引出し部間孔を形成する工程とを備えている。
Means for Solving the Problems In order to solve the problems, the method for manufacturing a semiconductor device of the present invention provides an intrinsic base region on the surface of a semiconductor substrate, an extrinsic base region surrounding the intrinsic base region, and a periphery of the extrinsic base region. a step of growing a second insulating film, followed by a first semiconductor film, and then a third insulating film on the entire surface of the formed first insulating film; Then, the second insulating film is selectively etched away to form a stack consisting of the second insulating film, the first semiconductor film, and the third insulating film on the intrinsic base region. a step of forming a sidewall made of a fourth insulating film on the side wall of the stack; a step of growing a second semiconductor film on the entire surface; and a step of growing a second semiconductor film on the stack and the sidewall. The method includes the steps of etching away the semiconductor film to form a base extraction electrode of the second semiconductor film, and etching away the stack to form a hole between the emitter extraction parts.

作用 本発明の半導体装置の製造方法によると、半導体基板表
面の真性ベース領域上に絶縁膜−半導体絶縁膜の構造の
スタックを形成することにより真性ベース領域を保護し
てベース電極を形成することができ、さらにスタックを
エツチング除去してエミッタ引出し部間孔を形成する際
エピタキシャル層と接する絶縁膜をウェットエツチング
で除去でき、エピタキシャル表面に大きなダメージや汚
染を誘起しない。
According to the method for manufacturing a semiconductor device of the present invention, a stack of an insulating film-semiconductor insulating film structure is formed on the intrinsic base region on the surface of the semiconductor substrate, thereby protecting the intrinsic base region and forming a base electrode. Furthermore, when the stack is removed by etching to form a hole in the emitter lead-out portion, the insulating film in contact with the epitaxial layer can be removed by wet etching, without causing major damage or contamination to the epitaxial surface.

実施例 第1図Tal〜(f+は本発明の一実施例をNPNトラ
ンジスタの工程順の断面図で示したものである。
Embodiment FIG. 1 (f+) is a cross-sectional view showing an embodiment of the present invention in the order of steps of an NPN transistor.

まず第1図(alに示すように、P型シリコン基板15
0表面にN型埋め込みコレクタ層16を形成した後、半
導体基板となるN型エピタキシャル層17を成長する。
First, as shown in FIG. 1 (al), a P-type silicon substrate 15
After forming an N-type buried collector layer 16 on the 0 surface, an N-type epitaxial layer 17 that will become a semiconductor substrate is grown.

次に第1の絶縁膜となる素子分離LOcO3膜18をN
型エピタキシャル層17の表面に形成した後、素子分離
LOCO3膜18およびN型エピタキシャル層17の表
面上全面に第2の絶縁膜となる酸化膜19を50〜11
00n程度と続いて第1の半導体膜となるポリシリコン
膜20を200〜300nm程度、さらに続いて第3の
絶縁膜となる窒化膜21を50〜1100n程度成長し
た後、フォトリソグラフィによるレジストをマスクに窒
化膜21と続いてポリシリコン膜20と続いて酸化膜1
9を選択的にエツチング除去してN型エピタキシャル層
17の表面の真性ベース領域形成部22上に窒化膜21
とポリシリコン膜20と酸化膜19からなるスタック2
3を形成する。
Next, the element isolation LOcO3 film 18, which becomes the first insulating film, is
After forming the oxide film 19 on the surface of the type epitaxial layer 17, the oxide film 19, which will become the second insulating film, is formed on the entire surface of the element isolation LOCO3 film 18 and the N-type epitaxial layer 17.
After growing a polysilicon film 20 of about 200 to 300 nm, which will become the first semiconductor film, and then growing a nitride film 21 of about 50 to 1100 nm, which will become the third insulating film, a resist is masked by photolithography. First, a nitride film 21, a polysilicon film 20, and an oxide film 1.
9 is selectively etched away to form a nitride film 21 on the intrinsic base region forming portion 22 on the surface of the N-type epitaxial layer 17.
Stack 2 consisting of a polysilicon film 20 and an oxide film 19
form 3.

次に第1図(blに示すように、第4の絶縁膜となる窒
化膜を200〜300nm程度全面に成長した後、異方
性エツチングして窒化膜サイドウオール24を形成する
Next, as shown in FIG. 1 (bl), a nitride film to be a fourth insulating film is grown to a thickness of about 200 to 300 nm over the entire surface, and then anisotropically etched to form a nitride film sidewall 24.

次に第1図(C1に示すように、第2の半導体膜となる
ポリシリコン膜を400〜500nm程度全面に成長し
た後、全面にレジストをつける。次にレジストとスタッ
ク23および窒化膜サイドウオール24上のポリシリコ
ン膜を同時にエツチング除去して表面を平坦化し、ポリ
シリコンベース引出し電極25を形成する。
Next, as shown in FIG. 1 (C1), after growing a polysilicon film that will become the second semiconductor film to a thickness of about 400 to 500 nm over the entire surface, a resist is applied to the entire surface. Next, the resist, stack 23, and nitride film side walls are formed. At the same time, the polysilicon film on 24 is removed by etching to flatten the surface, and a polysilicon base lead electrode 25 is formed.

次に第1図(dlに示すように、ポリシリコンベース引
出し電極25の表面を酸化し、第5の絶縁膜となる酸化
膜26を形成する。次に酸化膜26を通してポリシリコ
ンベース引出し電極25に第1の不純物となるボロンを
5X1015〜IXIO16Cm−2程度イオン注入し
た後、1000℃、30〜60分の熱処理によりポリシ
リコンベース引出シミ極25からN型エピタキシャル層
17にボロンを導入して外部ベース層27を形成する。
Next, as shown in FIG. After ion-implanting boron as the first impurity of about 5X1015 to IXIO16Cm-2, boron is introduced into the N-type epitaxial layer 17 from the polysilicon base lead-out stain electrode 25 by heat treatment at 1000°C for 30 to 60 minutes. A base layer 27 is formed.

次に第1図(e)に示すように、フォトリングラフィに
よるレジストをマスクにN型エピタキシャル層17の表
面部分の真性ベース領域形成部22上に残した窒化膜2
1と続いてポリシリコン膜20をエツチング除去し、続
いて酸化膜19をウェットエツチング除去してエミッタ
引出し部間孔28を形成する。
Next, as shown in FIG. 1(e), a nitride film 2 is left on the intrinsic base region forming portion 22 of the surface portion of the N-type epitaxial layer 17 using a photolithography resist as a mask.
1, the polysilicon film 20 is removed by etching, and then the oxide film 19 is removed by wet etching to form an emitter lead-out hole 28.

最後に第1図(f)に示すように、全面にポリシリコン
膜を成長し、次いでフォトリングラフィによるレジスト
をマスクにポリシリコン膜を選択的にエツチング除去し
てエミッタ引出し電極29を形成する。さらにポリシリ
コンエミッタ引出し電極29に第2の不純物となるボロ
ンを1〜5X1014CI+11−2程度イオン注入し
、950℃、30分程度の熱処理によりエミッタ引出し
部間孔28を通してポリシリコンエミッタ引出し電極2
9からボロンを真性ベース領域形成部22に導入して真
性ベース層30を形成する。さらにポリシリコンエミッ
タ引出し電極29に第3の不純物となる砒素を1×10
16CI11−2程度イオン注入し、900℃、30分
程度の熱処理によりエミッタ引出し部間孔28を通して
ポリシリコンエミッタ引出し電極29から砒素を真性ベ
ース層30に導入し、エミツタ層31を形成する。
Finally, as shown in FIG. 1(f), a polysilicon film is grown on the entire surface, and then the polysilicon film is selectively etched away using a photolithography resist as a mask to form an emitter extraction electrode 29. Furthermore, ions of boron as a second impurity are implanted into the polysilicon emitter extraction electrode 29 to the extent of 1 to 5X1014CI+11-2, and through heat treatment at 950°C for about 30 minutes, the polysilicon emitter extraction electrode 29 is passed through the emitter extraction part hole 28.
9, boron is introduced into the intrinsic base region forming portion 22 to form the intrinsic base layer 30. Furthermore, arsenic as a third impurity is added to the polysilicon emitter lead electrode 29 at 1×10
Ions of about 16CI11-2 are implanted, and arsenic is introduced into the intrinsic base layer 30 from the polysilicon emitter extraction electrode 29 through the emitter extraction part hole 28 through a heat treatment at 900 DEG C. for about 30 minutes to form an emitter layer 31.

以上のような半導体装置の製造方法によれば、窒化膜2
1とポリシリコン膜20と酸化膜19からなるスタック
23でN型エピタキシャル層17の表面部分の真性ベー
ス領域形成部22を保護してベース引出し電極25を形
成でき、N型エピタキシャル層表面に大きなダメージや
汚染の誘起を防ぐことができる。さらにスタック23を
エツチング除去してエミッタ引出し部間孔28を形成す
る際、N型エピタキシャル層に接する酸化膜19をウェ
ットエツチングして除去できるためこの工程でのN型エ
ピタキシャル層へのダメージの誘起を低減できる。この
ため結晶欠陥の非常に少ない接合深さが0.2μm以下
の真性ベース層30と0.1μm以下のエミツタ層31
を有するバイポーラトランジスタが形成できた。
According to the method for manufacturing a semiconductor device as described above, the nitride film 2
1, a polysilicon film 20, and an oxide film 19, the stack 23 protects the intrinsic base region formation portion 22 on the surface of the N-type epitaxial layer 17 and forms the base extraction electrode 25, thereby preventing large damage to the surface of the N-type epitaxial layer. This can prevent the induction of pollution. Furthermore, when removing the stack 23 by etching to form the emitter lead-out hole 28, the oxide film 19 in contact with the N-type epitaxial layer can be removed by wet etching, which prevents damage to the N-type epitaxial layer in this process. Can be reduced. Therefore, the intrinsic base layer 30 has very few crystal defects and has a junction depth of 0.2 μm or less, and the emitter layer 31 has a junction depth of 0.1 μm or less.
A bipolar transistor with .

なお、実施例において第3の絶縁膜は窒化膜としたが、
第3の絶縁膜は酸化膜でもよい。
Note that in the example, the third insulating film was a nitride film, but
The third insulating film may be an oxide film.

また、実施例において第4の絶縁膜は窒化膜としたが、
第4の絶縁膜は酸化膜でもよい。
In addition, in the example, the fourth insulating film was a nitride film, but
The fourth insulating film may be an oxide film.

また、実施例においてポリシリコンベース引出し電極の
表面を酸化してエミッタ引出し電極との絶縁膜を形成し
たが、この絶縁膜はCVD絶縁膜でもよい。
Further, in the embodiment, the surface of the polysilicon-based lead electrode was oxidized to form an insulating film with the emitter lead electrode, but this insulating film may be a CVD insulating film.

発明の詳細 な説明したように本発明の半導体装置の製造方法による
と、半導体基板表面の真性ベース領域上に絶縁膜−半導
体−絶縁膜の構造のスタックを形成することにより真性
ベース領域を保護してベース電極を形成することができ
、N型エピタキシャル層表面に大きなダメージや汚染の
誘起を防ぐことができ、結晶欠陥の発生を抑制できる。
As described in detail, according to the method for manufacturing a semiconductor device of the present invention, a stack of an insulating film-semiconductor-insulating film structure is formed on the intrinsic base region on the surface of a semiconductor substrate to protect the intrinsic base region. It is possible to form a base electrode using the same method, thereby preventing large damage or contamination from occurring on the surface of the N-type epitaxial layer, and suppressing the occurrence of crystal defects.

このためバイポーラトランジスタの各接合でのリーク発
生を抑制できる。
Therefore, the occurrence of leakage at each junction of the bipolar transistor can be suppressed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(al〜fflは本発明の実施例を示し、NPN
バイポーラトランジスタの工程順断面図、第2図(al
〜(dlは従来例の工程順断面図である。 5・・・・・・P+ポリシリコン膜(ベース引出し電極
)、6・・・・・・CVD酸化膜、7・・・・・・真性
ベース領域、8・・・・・・窒化膜、10・・・・・・
窒化膜サイドウオール、11・・・・・・エミッタ引出
し部間孔、17・・・・・・N型エピタキシャル層、1
8・・・・・・素子分離LOGO8膜、19・・・・・
・酸化膜、20・・・・・・ポリシリコン膜、21・・
・・・・窒化膜、22・・・・・・真性ベース領域形成
部、23・・・・・・スタック、24・・・・・・窒化
膜サイドウオール、25・・・・・・ポリシリコンベー
ス引出し電極、28・・・・・・エミッタ引出し部間孔
FIG. 1 (al to ffl indicate embodiments of the present invention, NPN
Step-by-step cross-sectional views of bipolar transistors, Figure 2 (al
~(dl is a cross-sectional view of a conventional example in the order of steps. 5...P+ polysilicon film (base extraction electrode), 6...CVD oxide film, 7...Intrinsic Base region, 8...Nitride film, 10...
Nitride film side wall, 11... Emitter lead-out hole, 17... N-type epitaxial layer, 1
8...Element isolation LOGO8 film, 19...
・Oxide film, 20...Polysilicon film, 21...
... Nitride film, 22 ... Intrinsic base region forming part, 23 ... Stack, 24 ... Nitride film side wall, 25 ... Polysilicon Base extraction electrode, 28...Emitter extraction part hole.

Claims (1)

【特許請求の範囲】[Claims] 半導体基板表面部の真性ベース領域および前記真性ベー
ス領域を取り囲む外部ベース領域および前記外部ベース
領域の周囲に形成された第1の絶縁膜上全面に第2の絶
縁膜と続いて第1の半導体膜と続いて第3の絶縁膜を成
長する工程と、前記第3の絶縁膜と続いて前記第1の半
導体膜と続いて前記第2の絶縁膜を選択的にエッチング
除去し前記真性ベース領域上に前記第2の絶縁膜と前記
第1の半導体膜と前記第3の絶縁膜とからなるスタック
を形成する工程と、前記スタックの側壁に第4の絶縁膜
からなるサイドウォールを形成する工程と、全面に第2
の半導体膜を成長する工程と、前記スタックおよび前記
サイドウォール上の前記第2の半導体膜をエッチング除
去して前記第2の半導体膜のベース引出し電極を形成す
る工程と、前記スタックをエッチング除去してエミッタ
引出し部間孔を形成する工程とを含むことを特徴とする
半導体装置の製造方法。
A second insulating film is formed over the entire surface of an intrinsic base region on the surface of the semiconductor substrate, an extrinsic base region surrounding the intrinsic base region, and a first insulating film formed around the extrinsic base region, followed by a first semiconductor film. Next, a step of growing a third insulating film, and selectively etching away the third insulating film, then the first semiconductor film, and then the second insulating film on the intrinsic base region. forming a stack including the second insulating film, the first semiconductor film, and the third insulating film; and forming a sidewall including a fourth insulating film on a sidewall of the stack. , second on the entire surface
a step of etching away the second semiconductor film on the stack and the sidewalls to form a base extraction electrode of the second semiconductor film; and etching away the stack. 1. A method of manufacturing a semiconductor device, comprising the step of: forming a hole between emitter lead-out portions.
JP33059089A 1989-12-20 1989-12-20 Manufacture of semiconductor device Pending JPH03190245A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33059089A JPH03190245A (en) 1989-12-20 1989-12-20 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33059089A JPH03190245A (en) 1989-12-20 1989-12-20 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03190245A true JPH03190245A (en) 1991-08-20

Family

ID=18234355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33059089A Pending JPH03190245A (en) 1989-12-20 1989-12-20 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03190245A (en)

Similar Documents

Publication Publication Date Title
JPH0689900A (en) Self-aligned manufacture of bipolar transistor
KR100239929B1 (en) Semiconductor device and method of manufacturing the same
JPH0366133A (en) Bi cmos integrated circuit having shallow trench type bipolar transistor where base contact is vertical
US20090212394A1 (en) Bipolar transistor and method of fabricating the same
JP2895845B2 (en) Method for simultaneously forming polysilicon gate and polysilicon emitter in semiconductor device
KR20040012821A (en) A non-self-aligned sige heterojunction bipolar transistor
JPH0430557A (en) Semiconductor device and manufacture thereof
JPH07161728A (en) Semiconductor device and its manufacture
JP2680358B2 (en) Method for manufacturing semiconductor device
JPH03190245A (en) Manufacture of semiconductor device
JPH11283991A (en) Manufacture of semiconductor device
JPH07235547A (en) Manufacture of semiconductor integrated circuit
JP2635439B2 (en) Semiconductor device and manufacturing method thereof
JP3053831B2 (en) Semiconductor device and manufacturing method thereof
JPH0335528A (en) Manufacture of semiconductor device
JP2633374B2 (en) Semiconductor device and manufacturing method thereof
JP2770762B2 (en) Method for manufacturing semiconductor device
JPH06188259A (en) Manufacture of semiconductor device
JPH0629304A (en) Semiconductor device and manufacture thereof
JPH04241422A (en) Semiconductor integrated circuit device
JPH0442936A (en) Manufacture of semiconductor device
JPS63211748A (en) Manufacture of semiconductor device
JPH06124956A (en) Manufacture of semiconductor device
JPH03188636A (en) Manufacture of semiconductor device
JPH0240921A (en) Manufacture of bipolar transistor