JPH03181157A - Connecting method for electric circuit member - Google Patents
Connecting method for electric circuit memberInfo
- Publication number
- JPH03181157A JPH03181157A JP32173289A JP32173289A JPH03181157A JP H03181157 A JPH03181157 A JP H03181157A JP 32173289 A JP32173289 A JP 32173289A JP 32173289 A JP32173289 A JP 32173289A JP H03181157 A JPH03181157 A JP H03181157A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- bonding
- gold
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000000919 ceramic Substances 0.000 claims abstract description 25
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000010931 gold Substances 0.000 claims abstract description 13
- 229910052737 gold Inorganic materials 0.000 claims abstract description 13
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 abstract description 19
- 229910052751 metal Inorganic materials 0.000 abstract description 19
- 239000000758 substrate Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000007789 sealing Methods 0.000 description 4
- 239000005394 sealing glass Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、インナリードとアウタリードとが分離されて
いるセラミック・クワッド・フラット・パッケージ（以
下単にセラ”ｓ −／りＱＦＰ （Ｑｕａｄ、 Ｆ
１ａｔＰ ａｃｋａｇｅ）という）において、インナリ
ードの接続部とアウタリードの接続部とを接続する方法
に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a ceramic quad flat package (hereinafter simply referred to as "Cera" QFP (F)) in which an inner lead and an outer lead are separated.
The present invention relates to a method for connecting an inner lead connection portion and an outer lead connection portion in a method (referred to as 1atP package).
４方向にリードが延在するセラミック叶Ｐを作製する場
合には、インナリード（封止後シールガラス内に収まる
リード部分）とアウタリード（封止後シールガラス外に
露出するリード部分）とを一体内に形成したリードフレ
ームに、セラミック製のベース基板を接合させ、このベ
ース基板にＩＣを搭載させた後、ＩＣの電極とインナリ
ードとを接続させ、その後ＩＣをシールガラスにて封止
する過程が一般的であった。ところが、インナリードと
アウタリードとを一体化させたリードフレームにあって
は、エツチングまたはスタンピングにより、ＩＣ接続側
のボンディングパソドからアウタリードまで一体的に形
成されている。エツチングまたはスタンピングにおいて
はその処理密度に限界があり、形成密度が大きいインナ
リード領域にあっては、この限界の影響を受けやすい。When manufacturing a ceramic leaf P with leads extending in four directions, the inner lead (the lead portion that fits inside the sealing glass after sealing) and the outer lead (the lead portion that is exposed outside the sealing glass after sealing) are combined. A process of bonding a ceramic base substrate to a lead frame formed inside the body, mounting an IC on this base substrate, connecting the IC electrodes and inner leads, and then sealing the IC with sealing glass. was common. However, in a lead frame in which the inner lead and the outer lead are integrated, the outer lead is integrally formed from the bonding pad on the IC connection side to the outer lead by etching or stamping. In etching or stamping, there is a limit to the processing density, and the inner lead region where the formation density is high is easily affected by this limit.
そして、アウタリードと一体的にインナリードを形成す
る場合には、その数は２８０ピンが限界であり、一体型
のリードフレームを用いて２８０ピン以上の多ピンセラ
ミックＱＦＰを作製することは困難である。When forming the inner lead integrally with the outer lead, the limit is 280 pins, and it is difficult to fabricate a multi-pin ceramic QFP with more than 280 pins using an integrated lead frame. .
このような事情により、アウタリードとインナリードと
を予め分離形成しでおいた後、両者を接合してセラミッ
ク叶Ｐを作製する技術が知られている。このようにして
セラ貴、りＱＦＰを作製する場合には、アウタリードの
みが形成されたリードフレームをインナリードの回路パ
ターンが形成されたセラミック製のベース基板に重ね合
わせ、対応するアウタリードの接続部とインナリードの
接続部とを接合させ、その後、ベース基板にＩＣを搭載
し、対応するＩＣの電極とインナリードとを接続させ、
ＩＣをシールガラスにて封止する。Under such circumstances, a technique is known in which the outer lead and the inner lead are formed separately in advance and then joined together to produce the ceramic leaf P. When manufacturing a ceramic QFP in this way, a lead frame on which only the outer leads are formed is superimposed on a ceramic base substrate on which the circuit pattern of the inner leads is formed, and the connecting parts of the corresponding outer leads are The connection part of the inner lead is bonded, and then the IC is mounted on the base board, and the electrode of the corresponding IC and the inner lead are connected.
Seal the IC with seal glass.
上述したように、インナリードとアウタリードとが分離
されているセラミックＱＦＰにあっては、両者の接合を
行う必要があり、接続用の金属突起物（以下金属バンプ
という）を介して、熱圧着法を用いて各点における接合
を一括して行う方法が考えられる。第３図はこの方法の
実施状態を示す模式図であり、図中３４は上面に各イン
ナリード３３ツバターン回路が形成されたセラミック製
のベース基板である。ベース基板３４の上面の中央には
ＩＣ３５が搭載されており、ＩＣ３５の各電極３６とこ
れに対応する各インナリード３３とは、金ワイヤ３７に
よりワイヤボンディングされている。また各インナリー
ド３３のアウタリードとの接続部には金属バンプ３９が
形成されている。そして対応する各インナリード３３に
合せてアウタリード３１を位置決めした後、接合治具３
８により各アウタリード３１の接続部を同時に押圧し、
熱圧着法によって対応するインナリード３３とアウタリ
ード３１とを一括接合（ギヤングボンディング）する。As mentioned above, in the case of ceramic QFPs in which the inner lead and the outer lead are separated, it is necessary to bond the two, and the thermocompression bonding method is used to connect them via metal protrusions (hereinafter referred to as metal bumps). One possible method is to perform the joints at each point all at once using the method. FIG. 3 is a schematic diagram showing a state in which this method is implemented, and numeral 34 in the figure is a ceramic base substrate on which inner leads 33 are formed with a tube-turn circuit. An IC 35 is mounted on the center of the upper surface of the base substrate 34 , and each electrode 36 of the IC 35 and each corresponding inner lead 33 are wire-bonded with a gold wire 37 . Further, a metal bump 39 is formed at the connection portion of each inner lead 33 with the outer lead. After positioning the outer lead 31 in accordance with each corresponding inner lead 33, the joining jig 3
8 simultaneously press the connection portions of each outer lead 31,
The corresponding inner leads 33 and outer leads 31 are bonded together (guyang bonding) by thermocompression bonding.
ところが、上述したような一括の接合方法では、以下に
示すような原因により信頼性が高い接合性能が得られな
いという難点がある。ここで信頼性が高い接合性能とは
、確実なオーミックコンタクトが得られ、しかも接合強
度が安定している状態を意味４している。However, the above-described batch bonding method has a drawback in that highly reliable bonding performance cannot be obtained due to the following reasons. Here, highly reliable bonding performance means a state in which reliable ohmic contact is obtained and the bonding strength is stable4.
接合不良が発生する原因としては、被接合材であるセラ
ミック製のベース基板の問題と、接合治具の問題とに大
別される。セラミック製のベース基板には反り、うねり
等が生じている場合が多いので、−括して接合した場合
には、接合不良の部分が発生しやすくなる。セラミック
製の基板の製造技術にあっては、例えば−辺が２５．４
ｍである基板の場合、３０〜５０μｍ程度の反りが発生
することがある。従って、ベース基板のこのような反り
。The causes of poor bonding can be broadly classified into problems with the ceramic base substrate that is the material to be bonded and problems with the bonding jig. Ceramic base substrates often have warps, undulations, etc., so if they are bonded together, poor bonding is likely to occur. In the manufacturing technology of ceramic substrates, for example, the negative side is 25.4.
In the case of a substrate having a thickness of 30 to 50 μm, warping of about 30 to 50 μm may occur. Therefore, such warping of the base board.
うねりの発生に影響されない接合方法が必要である。There is a need for a joining method that is not affected by waviness.
ベース基板（インナリード）とアウタリードとを一括し
て接合しようとする場合、接合治具は片当たりが無く、
均一に加圧することが必要であり、接合治具としては平
行度が極めて高精度であるものが要求される。また、実
際の問題としては、ビン数の増加に伴ってベース基板の
大きさも大きくなるので、全ピンに対して同一の接合条
件を満足させることは不可能であり、不良接合が発生す
ることは必然である。When trying to bond the base board (inner leads) and outer leads all at once, the bonding jig does not have uneven contact.
It is necessary to apply pressure uniformly, and the joining jig is required to have extremely high parallelism accuracy. In addition, as a practical problem, as the number of bins increases, the size of the base board also increases, so it is impossible to satisfy the same bonding conditions for all pins, and defective bonding is unlikely to occur. It is inevitable.
例えば、ピンの総数が３００本、接合不良率が１％であ
るとすると、３ビンが不良となり、セラミック叶Ｐとし
ての機能を果たせなくなる。しかも、ピンの総数が増加
すれば、発生する不良ピンの数も増加するので、ピンの
総数が多い場合程、不良発生率を０％に極めて近い数値
にする必要がある。For example, if the total number of pins is 300 and the joint failure rate is 1%, three pins will be defective and will no longer function as the ceramic leaf P. Furthermore, as the total number of pins increases, the number of defective pins that occur also increases, so the greater the total number of pins, the more it is necessary to set the defect occurrence rate to a value extremely close to 0%.
このような難点を解消するべく、第３図に示すように、
インナリード３３の接続部に金属バンプ３９を形成して
（アウタリードの接続部に金属バンプを形成してもよい
）、ベース基板３４の反り、うねりまたは接合治具３８
の片当たり等の不均一な加圧による影響を吸収しようと
している。ところが金属バンプ３９を形成しておいても
、上述の影響を完全に吸収することは不可能であり、不
良発生率が０％に近いとは言難い。また、このような金
属バンプ３９を設ける場合には、そのための工程が必要
であり、またコストも高（なるという問題点がある。In order to solve these difficulties, as shown in Figure 3,
A metal bump 39 is formed at the connection part of the inner lead 33 (a metal bump may be formed at the connection part of the outer lead), and the base board 34 is warped or undulated, or the bonding jig 38
This is intended to absorb the effects of uneven pressure such as uneven contact. However, even if the metal bumps 39 are formed, it is impossible to completely absorb the above-mentioned influence, and it is difficult to say that the failure rate is close to 0%. Furthermore, when providing such metal bumps 39, a process is required and the cost is also high.
本発明はかかる事情に鑑みてなされたものであり、イン
ナリードの接続部とアウタリードの接続部とを一箇所毎
に個別に直接接合することにより、接続用の金属バンプ
が不要となって、セラミックＱＦＰを作製する際の工程
の簡略化及びコストの低減化を図ることができ、しかも
各ピンについて信頼性が高い接合性能が得られて、ピン
の総数が増加した場合においても不良発生率を略Ｏ％と
することができる電気回路部材の接続方法を提供するこ
とを目的とする。The present invention has been made in view of the above circumstances, and by directly bonding the connecting portion of the inner lead and the connecting portion of the outer lead individually at each location, metal bumps for connection are no longer required, and ceramic It is possible to simplify the process and reduce costs when manufacturing QFPs, and moreover, it is possible to obtain highly reliable bonding performance for each pin, reducing the defect rate even when the total number of pins increases. It is an object of the present invention to provide a method for connecting electrical circuit members that can reduce the electrical circuit members to 0%.
本発明に係る電気回路部材の接続方法は、インナリード
とアウタリードとが分離されているセラミック・クワッ
ド・フラット・パフケージについて、前記インナリード
と前記アウタリードとを接続する方法において、前記イ
ンナリード及びアウタリードの最終表面層には金が被覆
されており、前記インナリードと前記アウタリードとを
一点毎に個別に、直接接合することを特徴とする。The method for connecting electrical circuit members according to the present invention is a method for connecting the inner lead and the outer lead in a ceramic quad flat puff cage in which the inner lead and the outer lead are separated. The final surface layer is coated with gold, and the inner lead and the outer lead are individually and directly bonded point by point.
本発明の電気回路部材の接続方法にあっては、各インナ
リードの接続部と各アウタリードの接続部とを全ピンに
わたって位置合わせした後、接合治具により対応する接
続部同士を一点毎に直接接合する。インナリード、アウ
タリードは共に、その最終表面層には金が被覆されてい
るので、熱圧着法または超音波併用熱圧着法を用いれば
、加熱。In the method of connecting electrical circuit members of the present invention, after aligning the connection portion of each inner lead and the connection portion of each outer lead over all pins, the corresponding connection portions are directly connected point by point using a joining jig. Join. The final surface layer of both the inner and outer leads is coated with gold, so if you use thermocompression bonding or ultrasonic thermocompression bonding, you can heat them.
加圧作用によって両リードの金の部分同士が金属結合す
る。そうすると、高いオー旦ツクコンタクトが得られ、
安定した接合強度を維持して、両リードが確実に接合さ
れる。The gold parts of both leads are metallically bonded together by the pressure action. In this way, a high degree of contact can be obtained,
Both leads are reliably joined while maintaining stable joint strength.
以下、本発明の実施例について説明する。 Examples of the present invention will be described below.
第１図は本発明の接続方法に用いる部材の平面図であり
、第１図（ａｌは複数本のアウタリード１のみが４方向
に延在して形成されているリードフレーム２を示し、第
１図（ｂ）は複数のインナリード３の回路パターンが４
方向に延在して形成されたセラミック製（例えば９６％
ａｔｚｏｉアルミナ製）のベース基板４を示す。各アウ
タリードｌの最終表面層は厚さ２〜５μｍの金が被覆さ
れており、また各イン、ナリード３の最終表面層も厚さ
１〜３μｍの金が被覆されている。FIG. 1 is a plan view of a member used in the connection method of the present invention, and FIG. Figure (b) shows that the circuit patterns of multiple inner leads 3 are 4.
Made of ceramic (e.g. 96%
A base substrate 4 made of Atzoi alumina is shown. The final surface layer of each outer lead 1 is coated with gold to a thickness of 2 to 5 μm, and the final surface layer of each inner lead 3 is also coated with gold to a thickness of 1 to 3 μm.
次に、本発明の接続方法を用いるセラミックＱＦＰの作
製手順について、その工程を示す第２図に基づき説明す
る。Next, a procedure for manufacturing a ceramic QFP using the connection method of the present invention will be explained based on FIG. 2 showing the process.
まず、回路パターンが形成されていないベース基板４の
中央部にＩＣ５を搭載し、対応するＩＣ５の各電極６と
各インナリード３の内側の端部とを夫々金ワイヤ７にて
接続する（第２図（ａ））。なお、電極６とインナリー
ド３との接続は、ＴＡＢ法を用いることとしても良い。First, the IC 5 is mounted on the center part of the base board 4 on which no circuit pattern is formed, and each electrode 6 of the corresponding IC 5 and the inner end of each inner lead 3 are connected with gold wires 7. Figure 2(a)). Note that the electrode 6 and the inner lead 3 may be connected using the TAB method.
次に、対応するインナリード３の外側の端部（接続部）
とアウタリード１の接続部とが重なるように、リードフ
レーム２をベース基板に重ね合わせた後、本発明の接続
方法を用いて両者の接続部を接合する。Next, the outer end (connection part) of the corresponding inner lead 3
After superimposing the lead frame 2 on the base substrate so that the connecting portions of the outer leads 1 and 1 overlap, the connecting portions of the two are joined using the connecting method of the present invention.
第２図（ｂｌはこの接合工程の実施状態を示す断面図で
あり、インナリード３の接続部の上方に僅かの距離を隔
てて対応するアウタリード１の接続部が位置決めされて
いる。接合治具８を白抜矢符方向に移動させて、アウタ
リードｌの接続部を押圧し、この接続部と対応するイン
ナリード３の接続部とを直接接合する。このような接合
処理はすべてのアウタリード１に対して１本毎に個別に
行う。FIG. 2 (bl is a cross-sectional view showing the implementation state of this joining process, in which the corresponding connecting part of the outer lead 1 is positioned above the connecting part of the inner lead 3 at a slight distance. Joining jig 8 in the direction of the outlined arrow, presses the connection part of the outer lead l, and directly joins this connection part to the corresponding connection part of the inner lead 3.Such a joining process applies to all the outer leads 1. For each one, do it individually.
すべての点における接合処理を施した後、ＩＣ５をシー
ルガラスにて封止してセラ稟・ツクＱＦＰの作製を完了
する。After performing the bonding process at all points, the IC 5 is sealed with a sealing glass to complete the production of the Ceramics QFP.
なお、上述した作製工程とは異なり、まず本発明の接続
方法を用いて対応するアウタリードとインナリードとを
接続させ、その後、ＩＣを搭載した後、ＩＣの電極と対
応するインナリードとを接続し、シールガラスにてＩＣ
を封止する工程により、セラごツクＱＦＰを作製しても
良い。Note that, unlike the manufacturing process described above, first, the corresponding outer leads and inner leads are connected using the connection method of the present invention, and then, after the IC is mounted, the electrodes of the IC and the corresponding inner leads are connected. , IC with seal glass
A ceramic QFP may be fabricated by the step of sealing.
従来の一括接合では熱圧着法のみしか使用できないが、
本発明の接合方法では、接続部同士を一点毎に個別に接
合するので、熱圧着法、超音波を併用した熱圧着法の何
れの接合方法も採用できる。Conventional batch bonding can only use thermocompression bonding, but
In the bonding method of the present invention, the connecting portions are individually bonded point by point, so either a thermocompression bonding method or a thermocompression bonding method using ultrasonic waves can be employed.
また、アウタリード１及びインナリード３は、何れもそ
の最終表面層が金にて被覆されているので、上記の何れ
の接合方法を採用した場合においても、両者の金と金と
が加熱、加圧作用によって金属結合され、良好な接合状
態が得られる。以上のように、本発明の接合方法では、
アウタリードまたはインナリードに金属バンプを設ける
ことなく、両音間の確実なオーミックコンタクトと安定
した接合強度とを実現できる。In addition, since the final surface layer of both the outer lead 1 and the inner lead 3 is coated with gold, no matter which of the above bonding methods is adopted, the gold and gold of both are coated with heat and pressure. Metallic bonding is achieved by the action, resulting in a good bonding condition. As described above, in the joining method of the present invention,
Reliable ohmic contact and stable bonding strength between the two tones can be achieved without providing metal bumps on the outer lead or inner lead.
従来方法（金属バンプを設けて一括接合）と本発明方法
（金属ハンプを設けることなく個別接合）とを用いて夫
々作製した、セラミックＱＦＰ （ピン数３００本）の
接合結果（オーミックコンタクト（導通性）、接合強度
、製品合格率）についての比較を、下記第１表に示す。Bonding results of ceramic QFPs (300 pins) manufactured using the conventional method (batch bonding by providing metal bumps) and the method of the present invention (individual bonding without providing metal bumps) (ohmic contact (conductivity)) ), bonding strength, and product acceptance rate) are shown in Table 1 below.
なお、表中には従来方法の比較例（金属バンプを設ける
ことなく一括接合）と本発明方法の比較例（金属バンプ
を設けて個別接合）における接合結果も併せて示す。The table also shows the joining results in a comparative example of the conventional method (batch joining without providing metal bumps) and a comparative example of the method of the present invention (individual joining with metal bumps provided).
（以 下 余 白）
第
表
第１表の結果から判るように、従来の接合方法では金属
ハンプを設けることにより接合結果の改善が見られるが
、満足できるような製品合格率の数値を遠戚できない。(Left below) As can be seen from the results in Table 1, in the conventional joining method, the provision of a metal hump improves the joining results, but it is still difficult to reach a satisfactory product acceptance rate. Can not.
一方、本発明の接合方法では、何れの場合においても良
好な接合結果が得られており、製品合格率も９９．９％
である。また本発明方法では、金属バンプを設けた場合
と設けない場合とにおいて接合結果に差はなく、金属バ
ンプを設ける必要はないことがこの結果からも理解され
る。On the other hand, with the joining method of the present invention, good joining results were obtained in all cases, and the product acceptance rate was 99.9%.
It is. Furthermore, in the method of the present invention, there is no difference in the bonding results between when metal bumps are provided and when they are not provided, and it is understood from this result that there is no need to provide metal bumps.
以上詳述した如く本発明の接合方法では、何れも最終表
面層が金にて被覆されているインナリード及びアウタリ
ード同士を１箇所毎に個別に直接接合するようにしたの
で、ピン数が多くなった場合においても、全ピンにわた
って接合性能が高い両者の接合を実現でき、歩留りが１
００％に近いセラミック叶Ｐを提供することができる。As detailed above, in the bonding method of the present invention, the inner leads and outer leads, whose final surface layers are coated with gold, are individually directly bonded to each other at each location, resulting in a large number of pins. Even in the case of
It is possible to provide a ceramic leaf P close to 0.00%.
また、接続用の金属バンプが不要であるので、金属バン
プ形成のための工程を設けることが必要なく・セラミッ
クＱＦＰの作製において、工程数の減少化及びコストの
低減化を図ることができる。Further, since metal bumps for connection are not required, there is no need to provide a process for forming metal bumps, and the number of processes and costs can be reduced in the production of a ceramic QFP.
第１図はリードフレーム及びベース基板の平面図、第２
図はセラミックＱＦＰの作製工程を示す模式的断面図、
第３図は従来の接合方法を示す模式的断面図である。Figure 1 is a plan view of the lead frame and base board, Figure 2 is a plan view of the lead frame and base board.
The figure is a schematic cross-sectional view showing the manufacturing process of ceramic QFP,
FIG. 3 is a schematic cross-sectional view showing a conventional joining method.
Claims (1)
ラミック・クワッド・フラット・パッケージについて、
前記インナリードと前記アウタリードとを接続する方法
において、 前記インナリード及びアウタリードの最終 表面層には金が被覆されており、前記インナリードと前
記アウタリードとを一点毎に個別に、直接接合すること
を特徴とする電気回路部材の接続方法。[Claims] 1. Regarding a ceramic quad flat package in which inner leads and outer leads are separated,
In the method for connecting the inner lead and the outer lead, the final surface layer of the inner lead and the outer lead is coated with gold, and the inner lead and the outer lead are individually and directly joined at each point. Features: A method for connecting electrical circuit components.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32173289A JPH03181157A (en) | 1989-12-11 | 1989-12-11 | Connecting method for electric circuit member |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32173289A JPH03181157A (en) | 1989-12-11 | 1989-12-11 | Connecting method for electric circuit member |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03181157A true JPH03181157A (en) | 1991-08-07 |
Family
ID=18135826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32173289A Pending JPH03181157A (en) | 1989-12-11 | 1989-12-11 | Connecting method for electric circuit member |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03181157A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595078A (en) * | 1991-10-02 | 1993-04-16 | Nec Corp | Resin-sealed semiconductor device |
-
1989
- 1989-12-11 JP JP32173289A patent/JPH03181157A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0595078A (en) * | 1991-10-02 | 1993-04-16 | Nec Corp | Resin-sealed semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04277636A (en) | Preparation of semiconductor device | |
| JPH0831864A (en) | Electronic device manufactured by anode coupling and manufacture thereof | |
| JP2008166417A (en) | Lead frame, its manufacturing method, and semiconductor device | |
| TW419756B (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| JPH03181157A (en) | Connecting method for electric circuit member | |
| JPH0817870A (en) | Semiconductor device | |
| JPH03123067A (en) | Lead frame and semiconductor device | |
| JP2008103455A (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH0236556A (en) | Pin grid array and mounting of semiconductor element | |
| JPH0878599A (en) | Integrated circuit package and manufacture thereof | |
| JP2718299B2 (en) | Large-scale integrated circuits | |
| JPS62196839A (en) | Hybrid type semiconductor device | |
| JPS61247040A (en) | Manufacture of semiconductor device | |
| TW202143402A (en) | Semiconductor package component and manufacturing method thereof in which the semiconductor package component includes a sealing material, a die and at least one conductive block | |
| JPS5824014B2 (en) | Manufacturing method of mounting body | |
| JPH05109968A (en) | Composite lead frame with large joint strength | |
| JPH02224362A (en) | Manufacture of semiconductor device | |
| JPH0992767A (en) | Compound lead frame and semiconductor device | |
| JP2003045911A (en) | Mounting structure of semiconductor element and wiring board for mounting | |
| JPH1065091A (en) | Semiconductor device and its manufacture | |
| JP2002164497A (en) | Semiconductor device and method for manufacturing the same | |
| JPH0417346A (en) | Semiconductor device and manufacture thereof | |
| JPH0745656A (en) | Semiconductor device | |
| JPH07106495A (en) | Semiconductor device | |
| JPH03196538A (en) | Semiconductor device |