JPH03178231A - 通信データ検証回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は宛先情報（後述の送信先ノードアドレス）を含
むヘッダ部と、正味の送信データ部としてのテキスト部
とを持つパケント等を介してデータ通信を行う装置（ノ
ードともいう）に付される回路であって、受信データの
ヘッダ部から当該の受信データの適合性を検証する回路
としての通信データ検証回路に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。

【従来の技術】

通信網等の伝送媒体を共有する複数のノード間でデータ
転送が行われる通信システムにおいて、受信されたデー
タが自局向けのデータであるか、あるいは正しいフォー
マットで送られているかどうかを検出する場合に、従来
は以下の方法が用いられている。 ■送信局はパケットのヘッダ部に送信先を識別するため
の送信先ノードアドレスを付加する一方、全ての受信局
は受信したパケットのヘッダ部の送信先ノードアドレス
と自局ノードアドレスとを比較し、一致する受信局がデ
ータを取込む。 ■送信局はパケットのヘッダ部に送信先ノードアドレス
のほかに、さらにテキスト部のデータのサイズや属性（
パケットタイプ等）を付加し、受信局はそのヘッダ部を
参照し、正しいデータ数であるか受信有効なデータであ
るかを判定し、有効な場合にこの受信データを通信の上
位層のソフトに受渡す。 そして上記の、■の判定を行う場合、全てプログラムに
よりデータの検証を行うか、一部送信先アドレスやデー
タ長をハードウェアで検出し、プログラムを併用して検
証をする方法が一般的に用いられている。

【発明が解決しようとする課題】

しかしながらデータ通信の信頼性を重視すればするほど
品質を保証するために通信データのフレームフォーマッ
トも複雑になり、ヘッダの占める割合も増えるため、ソ
フトウェアによりヘッダの有効性を検証しようとすると
内部処理に時間を費し、通信アダプタの性能が低下する
。また、ハードウェアでヘッダを検証する専用回路を設
けるとフォーマット変更時の対応や他の通信システムへ
の応用ができず、柔軟性が失われる。 そこで本発明は前記の問題を解消し得る通信データ検証
回路を提供することを課題とする。

【課題を解決するための手段】

前記の課題を解決するために本発明の回路は、ｒ送信先
ノードアドレス等の複数のデータ項目を持つヘッダ部（
Ｈなど）を備えた通信データの受信時にこの受信データ
（１１など）の異常の有無を検証する通信データ検証回
路において、前記データ項目のうち検証の対象となるデ
ータ項目（以下チェック項目という）の数（８など）を
設定する手段（チェック項目数レジスタ１など）を備え
ると共に、 このチェック項目別（条件設定カードＰの別など）に設
けられる手段であって、 当該のチェック項目の前記ヘッダ部内に位置するアドレ
ス（チェックアドレス１０など）を設定する手段（チェ
ックアドレスレジスタ２など）と、受信データ中の前記
アドレスに位するチエ７り項目のデータとしてのチェッ
ク対象データをラッチする手段（データラッチ回路６な
ど）と、当該のチェック項目に対する１または複数の検
証の条件（１２など）を設定する手段（条件レジスタ３
など）と、 前記のラッチされたチェック対象データに対する前記の
各条件の成立の有または無を判別する条件成立判別手段
（コンパレータ５１，５２．−・・など）と、前記条件
成立判別手段の出力信号の所定の組合せを判別して前記
チェック対象データについての異常の有または無を示す
信号（データ異常信号１４など）を出力する手段（条件
有効レジスタ４１条件有効化回路（ＣＡ−ＣＧなど）と
、 を備えた１ものとする。

【作　用】

ヘッダ内部のチェック項目数、このチェック項目のデー
タの存在するアドレス、このデータをチェックする条件
等を本発明の通信データ検証回路のそれぞれのレジスタ
に設定することにより、受信データの有効性の検証がレ
ジスタ設定の自由度を持ちながらハードウェア的に行わ
れるものである。

【実施例】

以下第１図および第２図に基づいて本発明の詳細な説明
する。第１図は本発明の一実施例としてのハードウェア
構成を示す回路図である。この回路はデータ通信装置（
ノード）１台ごとに設けられる。同図においてＰ　（Ｐ
　１．　Ｐ　２．−−）は受信データ１１としてのパケ
ットのヘッダ部Ｈに書込まれた送信先ノードアドレス、
送信元ノードアドレス。 データ数（例えばテキスト部のデータ長）、この受信デ
ータ１１の種別としてのパケットタイプ等、のデータ項
目のうちこの受信データの有効性を調べるチエ７り対象
となるデータ（チェック対象データという）の項目（チ
ェック項目）ごとに設けられた条件設定カードである。 １はこの各条件設定カードＰとは別に設けられる各カー
ドＰに共通のレジスタとしてのチェック項目数レジスタ
で、このレジスタにはヘッダＨ内のチェック対象データ
項目の数（チェック項目数）８が設定される。この設定
によってチェック項目数８に等しい枚数の条件設定カー
ドＰのコンパレータ５　（５０）が有効化される。 チェックアドレスレジスタ２には受信データの先頭アド
レスからチェック対象データに至るまでの相対アドレス
としてのチェックアドレス１０が設定される。チェック
対象データを検証するための条件（例えばこのデータの
最大値、最小値２等価データ等）　１２（１２１，１２
２，−・）は条件レジスタ３（３１，３２，・−）に設
定される。条件有効レジスタ４には、 ■条件レジスタ３に設定したどの条件１２を有効にする
かの条件有効化回路ＣＡに対する設定データ、 ■この条件の成立結果を示すデータの複数の内容をオア
でとるか、アンドでとるかの選択をするための条件有効
化回路ＣＢに対する設定データ、■条件が成立した時に
データ異常信号１４を出力するか、または成立しない時
に出力するかの選択をするための条件有効化回路ＣＣに
対する設定データ、（以下この■〜■の設定データを異
常信号制御データ％１３という）が設定される。 以上のチェックアドレス１０９条件１２および異常信号
制御データ１３の設定はチェック項目数レジスタに設定
されたチェック項目数８に等しい枚数の条件設定カード
Ｐに対して行われる。 受信データ１１があると転送カウンタ７により受信され
たデータ項目数が順次カウントされ、この計数値が前述
のチェックアドレスレジスタ２に設定された値（チェッ
クアドレス１０）と等しくなると、コンパレータ５　（
５０）がこのことを検出して各データラッチ回路６　　
（６１，６２，−）および各コンパレータ５　（５１，
５２，・−）を有効化する。これによりデータラッチ回
路６１．６２．−・・はその時の受信データ１１（つま
りチェック対象データ）をラッチする。 従ってコンパレータ５１．５２．−・−はそれぞれこの
ラッチされたチェック対象データと条件レジスタ３（３
１，３２，−−−〉の設定条件１２（１２Ｌ　１２２．
−・−）とを比較して出力する。そして条件有効レジス
タ４によりデータ異常信号１４を出力する設定であれば
、前記の比較によりエラーありと判定された場合、第１
図の回路からエラーであることを前記異常信号１４とし
て外部に出力する。 第２図は各条件設定カードＰＬＰ２．Ｐ３に対する設定
例を示す。この例ではチェック項目は受信データのヘッ
ダ部Ｈ内の送信先アドレス、データ数、パケットタイプ
の３項目とする。そこでチェック項目数レジスタ１へチ
ェック項目数８の値゛３”を設定する。チェック対象デ
ータ（チェック項目）のアドレスはそれぞれ、ヘッダ部
Ｈ内の１．３．５バイト目にあり、この（直“１”、“
３”５”をチェックアドレス１０の値としてそれぞれ条
件設定カードＰ１．Ｐ２．Ｐ３のチェックアドレスレジ
スタ２に格納する。 チェックアドレス１０の値“１′°のチェック対象デー
タとしての送信先ノードアドレスに関する条件１２は条
件設定カードＰ１上の条件レジスタ３に設定される。こ
の例では自局のノードアドレスが条件レジスタ３　（３
３）の条件（Ａ）　１２　（１２３）として、またブロ
ードキャストのような一斉回報用のコードが条件レジス
タ３　（３４）へ条件（Ｂ）　１２　（１２４）として
設定されている。またこのカードＰｌ上の条件有効レジ
スタ４には、条件（Ａ）１２３と条件（Ｂ）１２４とを
有効にし、それ以外の条件でデータ異常信号１４が出力
されるように設定する。 同様にチェックアドレス１０の値゛３゛′のチェック対
象データとしてのデータ数に関する条件は条件設定カー
ドＰ２上の条件レジスタ３に設定される。この例では最
大値、最小値をそれぞれ条件レジスタ３１．３２に設定
し、またこのカードＰ２上の条件有効レジスタ４に最大
値、最小値を有効にするフラグを立て、それぞれの条件
のオアでデータ異常信号１４が出力されるように設定す
る。 チェックアドレス１０の値゛５′°のチェック対象デー
タとしてのパケットタイプについての条件も条件設定カ
ードＰ３に対し同様の操作で設定する。 このようにしてＤＭＡや通信ＬＳｉによりデータ転送が
行われ他局の送信ノードアドレスや、データ数が最大値
を超えたり、不足する場合、またパケットタイプが異な
る場合に異常を知らせるデータ異常信号１４が出力され
る。その信号１４によりデータ転送を中止したり、この
信号１４をエラースティタスとして上位層に伝えること
が可能となる。

【発明の効果】

本発明によれば、ｒ送信先ノードアドレス等の複数のデ
ータ項目を持つヘッド部Ｈを備えた通信データの受信時
にこの受信データ１１の異常の有無を検証する通信デー
タ検証回路において、前記データ項目のうち検証の対象
となるデータ項目（以下チェック項目という）の数８を
設定する手段としてのチェック項目数レジスタ１を備え
ると共に、 このチェック項目別（つまり条件設定カードＰの別）に
設けられる手段であって、 当該のチェック項目の前記ヘッダ部内に位置するチェッ
クアドレス１０を設定する手段としてのチェックアドレ
スレジスタ２と、 受信データ中の前記チェックアドレス１０に位するチェ
ック項目のデータとしてのチェック対象データをラッチ
する手段としてのデータラッチ回路６と、 当該のチェック項目に対する工または複数の検証の条件
１２を設定する手段としての条件レジスタ３と、 前記のラッチされたチェック対象データに対する前記の
各条件の成立の有または無を判別する条件成立判別手段
としてのコンパレータ５１，５２．−　と、前記条件成
立判別手段の出力信号の所定の組合せを判別して前記チ
ェック対象データについての異常の有または無を示すデ
ータ異常信号１４を出力する手段としての条件有効レジ
スタ４２条件有効化回路ＣＡ〜ＣＣと、 を備えたものとしたので、次のような効果を得ることが
できる。 ■従来のプログラムによりヘッダの内部を検証する場合
に比べ、１度初期設定時に検証条件を設定すると受信す
べきデータであるかどうかはハードウェアにより処理さ
れるため、プロセッサの負荷が軽減され、内部処理が高
速となる。 ■チェック対象データに対するチェックの条件は比較的
簡単に追加、削除、変更が可能で、通信フォーマットの
バージョンアップ時の対応や、フレームフォーマットが
異なる通信においてもソフトウェアの互換性を保持でき
る。 ■通常は受信しない他局のデータや、全データをテスト
的にモニタすることによりトレース機能として利用する
ことも可能である。

【図面の簡単な説明】

第１図は本発明の一実施例としての構成を示す回路図、 第２図は第１図に対する条件設定の例を示す図である。 Ｈ：ヘッダ部、１：チェック項目数レジスタ、２：チェ
ックアドレスレジスタ、３　（３１，３２，−・）：条
件レジスタ、４：条件有効レジスタ、５（５０５１−・
）：コンパレータ、６　（６１，６２，−）　　：デー
クラッチ回路、７：転送カウンタ、８：チェック項目数
、１０：チェックアドレス、１１：受信データ、１２　
（１２１，１２２，−・）二条性、１３：異常信号制御
データ、１４：データ異常信号、Ｐ　（ＰＬ、Ｐ２．−
）　　：条件設定カード、ＣＡ−ＣＣ：条件有効化回路
。

Claims (1)

1. 【特許請求の範囲】 １）送信先ノードアドレス等の複数のデータ項目を持つ
   ヘッダ部を備えた通信データの受信時にこの受信データ
   の異常の有無を検証する通信データ検証回路において、 前記データ項目のうち検証の対象となるデータ項目（以
   下チェック項目という）の数を設定する手段を備えると
   共に、 このチェック項目別に設けられる手段であって、当該の
   チェック項目の前記ヘッダ部内に位置するアドレスを設
   定する手段と、 受信データ中の前記アドレスに位するチェック項目のデ
   ータとしてのチェック対象データをラッチする手段と、 当該のチェック項目に対する１または複数の検証の条件
   を設定する手段と、 前記のラッチされたチェック対象データに対する前記の
   各条件の成立の有または無を判別する条件成立判別手段
   と、 前記条件成立判別手段の出力信号の所定の組合せを判別
   して前記チェック対象データについての異常の有または
   無を示す信号を出力する手段と、を備えたことを特徴と
   する通信データ検証回路。