JPH03175819A - 電圧制御発振器のテスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路化された位相同期回路における電圧制
御発振器の特性を判定するテスト回路に関する。

〔従来の技術１ 位相同期回路（以下ＰＬＬと称す）においてアナログ特
性を有する電圧制御発振器（以下ｖＣ０と称す〕の特性
を知ることは、Ｐ　Ｌ　Ｌ、全体の特性を把握する上で
重要である。特に１）　Ｌ　Ｌ、を集積回路化した場合
には、電圧制御発振器は素子のばらつきを最も受は易い
回路の一つであり、その特性をテストする回路は製品の
特性を保証する上で極めて重要になっている。

従来この■ＣＯの特性は、■ＣＯを制御するルブフィル
タの出力電圧を外部の基準電圧から供給するようにして
評価していた。例えば基準電圧を２■、３■、４■と切
換え、各々の■ＣＯ周波数を測定し、電圧対発振周波数
の関係から■ＣＯ特性を評価、判定するなどである。

［発明が解決しようとする課題］ しかし近年、集積回路技術が同士ＬＰＬＬを構成するル
ープフィルタがチップ上に集積されるようになってくる
と、基準電圧を外部から供給すること自体が不可能にな
っている。おるいは基準電圧を供給する為の入力端子を
設けたとしても、この入力端子および配線ラインから廻
り込むノイズが集積化されたループフィルタに影響を与
える問題が残る。集積化する場合、ループフィルタの容
量値は可能な限り小さい値とする為、ノイズの影響を受
は易い。

本発明はこうした従来技術の課題を解決するものであり
、その目的は集積回路化された位相同期回路における■
ＣＯの特性判定を簡便に、しかも適格に行なうテスト回
路を提供することである。

［課題を解決するための手段］ 本発明は、基準クロックを第１の入力とする第１の位相
比較器と、前記位相比較器の出力を平滑する第１のルー
プフィルタと、前期第１のループフィルタの出力電圧に
より制御される第１の電圧制御発振器と、前記第１のル
ープフィルタの出力電圧を第１の人力とする電圧加算回
路と、前記電圧加算回路の出力電圧により制御される第
１の電圧制御発振器と同一特性の第２の電圧制御発振器
と、前記第２の電圧制御発振器の出力を２分周する分周
回路とから成り、前記分周回路の出力を前記第１の位相
比較器の第２の入力とする構成とした第１の位相同期回
路と、前記基準クロックを第■の入力とする第２の位相
比較器と、前記第２の位相比較器の出力を平滑する第２
のループフィルタと、前記第２のループフィルタの出力
電圧により制御される第１の電圧制御発振器と同一特性
の第３の電圧制御発振器とから成り、前記第３の電圧制
御発振器の出力を前記第２の位相比較器の第２の人力と
する構成とした第２の位相同期回路とを備え、前記第２
のループフィルタの出力電圧を前記電圧加算回路の第２
の入力に印加して、前記第１の電圧制御発振器の出力周
波数を測定することにより前記第１、第２、第３の電圧
制御発振器の特性を判定することを特徴とする。

［実　施　例］ 以下本発明について、実施例に基づいて詳細に説明する
。第１図は本発明による電圧制御発振器のテスト回路を
示すブロック図である。基準クロック１は第１のＰＬＬ
を構成する位相比較器２の第１の入力となり、その出力
はループフィルタ３で平滑されＶＣＯ４を制御する。同
時にループフィルタ３の出力電圧１３は電圧加算回路５
の第１の入力に印加され、ループフィルタ９の出力電圧
１４と加算される。加算された出力電圧は■ＣＯ６を制
御する。ＶＣＯ６の出力は２分周され、位相比較器２の
第２の入力にフィードバックされ、第１のＰＬＬが構成
される。

一方基準クロック】は、第２のＰＬＩ−を構成する位相
比較器８の第１の入力にもなっており、その出力はルー
プフィルタ９で平滑され、■Ｃ○１０を制御する。ＶＣ
Ｏ］、Ｏの出力は、前記位相比較器８の第２の人力にフ
ィードバックされ、基準クロック１に追従するＰ　Ｌ　
Ｌが構成されている。

従って前記第２のＰ　Ｌ　Ｌにおけるループフィルタ９
の出力電圧は、■Ｃ○１０の発振周波数を、基準クロッ
クｌと等しくするよう絶えず補正される電圧であり、位
相同期状態では一定値を保つ。このループフィルタ出力
電圧１４は、また電圧加算回路５の第２の入力にもなっ
ている。

ここで電圧加算回路５の出力電圧について言えば、電圧
加算器５の出力電圧により制御される■Ｃ○６は、２分
周され位相比較器２にフィードバツクされ、基準クロッ
ク１と同期がとられるのであるから、この場合ＶＣＯ６
の発振周波数は基準クロックの２倍の周波数に追従する
ことになる。

従って電圧加算回路５の出力電圧は■Ｃ○６が基準クロ
ックの２倍の周波数で発振するような電圧値１５に保た
れることになる。さらにループフィルタ３の出力電圧１
３について言えば、当然ながら電圧加算回路５の出力電
圧１５からループフィルタ９の出力電圧１４を滅じたも
のである。

以上の説明から言えることは、■Ｃ○４．６．１０が全
てトランジスタ形状も含め、同一の回路構成、特性で作
られており、且つ、これら■ＣＯの電圧−周波数特性が
リニアな特性を有する場合には、前記出力電圧１３は前
記出力電圧１４と等しくならなければならない。何故な
ら■Ｃ○６を基準クロックの２倍の周波数で発振させる
には、電圧加算回路の出力電圧１５は、前記出力電圧の
２倍の電圧が保たれる必要があり、従って出力電圧１３
は出力電圧１４と等しく保たれることになる。また■Ｃ
○４はその制御電圧がＶＣＯＬＯと同一電圧になるから
、当然基準クロック１と同一周波数で発振する。

仮りに■Ｃ○特性が、制御電圧が高くなる程に周波数が
より高くなる特性の場合、電圧加算回路出力１５は、リ
ニアな特性の場合に比べ低い電圧で■Ｃ○６を基準クロ
ックの２倍の周波数で発振させる。この電圧低下分は、
はぼ出力電圧１３の低下分に等しくなり、従って出力電
圧１３は出力電圧１４より低くなり、その結果ＶＣＯ４
の発振周波数１１は基準クロック１の周波数より低くな
る。

ｖＣ○が上記の場合と逆の特性を持つ場合は、全く逆の
動作となり、出力１１の周波数は基準クロック］より高
くなる。

以上述べたように、■Ｃ○４の発振周波数は■Ｃ○の有
する電圧−周波数特性と密接な関係があり、この周波数
が基準クロックｌより高い場合、■Ｃ○は制御電圧に対
する発振周波数のカーブは緩やかな特性であり、逆の場
合には急峻な特性カブを有すると言える。

従ってＰＬＬとしての最適動作条件との対比から、出力
１１の発振周波数の上限値、下限値を決めれば、出力１
】の周波数を測定することにより■Ｃ○の特性を判定す
るテスト回路として機能することになる。

尚■Ｃ○４．６．１０の特性を同一とすることは、集積
回路でこれら■Ｃのを構成する場合には、隣接して配置
するだけで容易に実現できる。

同様にこれらＶＣ○に隣接して配置した同一形状の他の
■ＣＯは、やはり同一特性を有するから、本発明のテス
ト回路は、こうしたイ…の■Ｃ○をもテストしたことと
等価である。

［発明の効果］ 以上述べたように本発明によるラスト回路を用いれば、
基準となるクロックを入力し、■Ｃ○の出力周波数を測
定するだけで、■Ｃ○の特性を判定することができる為
、短時間で検査することが可能であり、検査テストを低
減できる。

またループフィルタや■Ｃ○入力信号のようなノイズに
敏感な素子に何ら影響を与えずに評価できる為、特性の
劣化を防止できる。特にこうした影響を受は易い集積回
路化されたＶＣ○のテストには最適である等の効果を有
する。

【図面の簡単な説明】

第１図は本発明におＧづる電圧制御発振器のテスト回路
の一実施例を示すブロック図である。 １　・　・　・ ２、８ ３、９ ４、６． ５　・ ７　・　・　・ １１　・　・　・ 基準クロック 位相比較器 ループフィルタ 電圧制御発振器 電圧加算回路 分周回路 出力信号 以 上

Claims (1)

【特許請求の範囲】
1. 基準クロックを第１の入力とする第１の位相比較器と、
   前記位相比較器の出力を平滑する第１のループフィルタ
   と、前記第１のループフィルタの出力電力により制御さ
   れる第１の電圧制御発振器と、前記第１のループフィル
   タの出力電圧を第１の入力とする電圧加算回路と、前記
   電圧加算回路の出力電圧により制御される第１の電圧制
   御発振器と同一特性の第２の電圧制御発振器と、前記第
   ２の電圧制御発振器の出力を２分周する分周回路とから
   成り、前記分周回路の出力を前記第１の位相比較器の第
   ２の入力とする構成とした第１の位相同期回路と、前記
   基準クロックを第１の入力とする第２の位相比較器と、
   前記第２の位相比較器の出力を平滑する第２のループフ
   ィルタと、前記第２のループフィルタの出力電圧により
   制御される第１の電圧制御発振器と同一特性の第３の電
   圧制御発振器とから成り、前記第３の電圧制御発振器の
   出力を前記第２の位相比較器の第２の入力とする構成と
   した第２の位相同期回路とを備え、前記第２のループフ
   ィルタの出力電圧を前記電圧加算回路の第２の入力に印
   加して、前記第１の電圧制御発振器の出力周波数を測定
   することにより前記第１、第２、第３の電圧制御発振器
   の特性を判定することを特徴とする電圧制御発振器のテ
   スト回路。