JPH03173497A - Multilayer wiring board and manufacture thereof - Google Patents

Multilayer wiring board and manufacture thereof

Info

Publication number
JPH03173497A
JPH03173497A JP31278889A JP31278889A JPH03173497A JP H03173497 A JPH03173497 A JP H03173497A JP 31278889 A JP31278889 A JP 31278889A JP 31278889 A JP31278889 A JP 31278889A JP H03173497 A JPH03173497 A JP H03173497A
Authority
JP
Japan
Prior art keywords
layer
polyimide
excimer laser
multilayer wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31278889A
Other languages
Japanese (ja)
Inventor
Masayoshi Aoyama
正義 青山
Ikuhide Matsumura
松村 郁英
Mitsuaki Onuki
大貫 光明
Sadahiko Sanki
参木 貞彦
Mamoru Onda
護 御田
Masaharu Takagi
高城 正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP31278889A priority Critical patent/JPH03173497A/en
Publication of JPH03173497A publication Critical patent/JPH03173497A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To quicken machining, and to improve accuracy and increase density easily by forming a connecting hole for connecting a circuit pattern to an insulating layer by using an excimer laser. CONSTITUTION:A signal line 14 is shaped onto a polyimide film 11, the upper section of the signal line 14 is coated with a polyimide resin, and a polyimide layer 16 is formed through curing. The specified position of the layer 16 is irradiated with an excimer laser 18, thus forming a via hole 20. The solution of ethyl alcohol 22, etc., is sprayed repeatedly against the via hole 20, and a reaction product shaped in the via hole 20 is removed. An Ni layer 26 and a copper layer 28 are formed, a photo-resist layer 30 is shaped onto the layer 28, and a second signal line 32 is shaped through etching. Con sequently, the signal lines 14, 32 acquired are connected suitably by the via hole 20. Accordingly, machining is accelerated, and accuracy can be improved and density increased easily.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、高密度ICパッケージ等に適用される多層配
線基板およびその製造方法、特に、回路パターンに銅薄
膜、絶縁層にポリイミドを適用する多層配線基板および
その製造方法に関する。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a multilayer wiring board applied to high-density IC packages, etc., and a method for manufacturing the same, particularly in which a copper thin film is applied to the circuit pattern and a polyimide is applied to the insulating layer. The present invention relates to a multilayer wiring board and a method for manufacturing the same.

〈従来の技術〉 ICパッケージ等の高密度化に伴ない、これに適用され
る多層配線基板にも高密度化が求められている。
<Prior Art> As the density of IC packages and the like increases, the multilayer wiring boards applied thereto are also required to have higher densities.

これに対応する高密度配線基板として、従来のプリント
配線基板やセラミックス基板に替わって銅−ポリイミド
基板が注目されている。
As a high-density wiring board corresponding to this, copper-polyimide substrates are attracting attention in place of conventional printed wiring boards and ceramic substrates.

この銅−ポリイミド基板は、 ■ 誘電率が3〜3.5と低いポリイミドを絶縁層とし
て使用するため、電気信号の遅延時間を短くすることが
できる。
This copper-polyimide substrate uses polyimide, which has a low dielectric constant of 3 to 3.5, as an insulating layer, so that the delay time of electrical signals can be shortened.

■ 金に次いで電気抵抗の低い銅を導体として使用する
ので、配線を微細化した際でも十分な導電性を確保する
ことができる。
- Since copper, which has the second lowest electrical resistance after gold, is used as a conductor, sufficient conductivity can be ensured even when the wiring is miniaturized.

■ ポリイミドを絶縁層として使用するため、厚い絶縁
層を容易に得ることができ、配線容量を小さくすること
ができる。
■ Since polyimide is used as the insulating layer, a thick insulating layer can be easily obtained and the wiring capacitance can be reduced.

■ 配線パターンの形成にフォトリソグラフィ技術を適
用することが可能であるので、微細加工上の制約が非常
に小さい。
■ It is possible to apply photolithography technology to the formation of wiring patterns, so there are very few restrictions on microfabrication.

等の利点を有する。 また、ポリイミドはセラミックス
に比べて加工性に優れるため、これに比べて設計変更も
容易である。
It has the following advantages. Furthermore, since polyimide has superior workability compared to ceramics, it is easier to change the design.

ところで、このような銅−ポリイミド基板を多層配線基
板に適用する際には、絶縁層であるポリイミドに、これ
を挟んで配線される回路パターンを接続するためのバイ
ヤホールや、電極ピンと回路パターンを接続するための
スルーホール等の連結孔を作製する必要があるが、この
ポリイミド層の加工は、工程が複雑で、時間がかかると
いう問題点がある。
By the way, when applying such a copper-polyimide board to a multilayer wiring board, via holes for connecting circuit patterns to be wired across the polyimide insulating layer, and electrode pins and circuit patterns are formed on the polyimide insulating layer. Although it is necessary to create connection holes such as through holes for connection, processing of this polyimide layer has the problem that the process is complicated and takes time.

〈発明が解決しようとする課題〉 銅−ポリイミド基板におけるポリイミド層の連結孔の形
成には一般的にエツチングが適用されるが、ウェットエ
ツチングによってポリイミドを加工する際には、ヒドラ
ジン等の強いアルカリ溶液を適用する必要があるため、
作業性に問題がある。 しかも、ヒドラジンは強い毒性
を有するという問題点もある。
<Problems to be Solved by the Invention> Etching is generally applied to form connecting holes in a polyimide layer in a copper-polyimide substrate, but when processing polyimide by wet etching, it is difficult to use a strong alkaline solution such as hydrazine. Because it is necessary to apply
There is a problem with workability. Moreover, hydrazine also has the problem of being highly toxic.

また、高密度多層配線基板では精度の高い連結孔が要求
されるが、ウェットエツチングではサイドエツチングが
生じるため、高精度な連結孔を得ることが困難である。
Further, high-density multilayer wiring boards require highly accurate connecting holes, but wet etching causes side etching, making it difficult to obtain highly accurate connecting holes.

一方、ドライエツチングによるポリイミドの加工も多く
行なわれているが、フォトレジスト、ポリイミド共に有
機物であるので、エツチング速度に選択性が無く、通常
のフォトレジストを適用することができない。
On the other hand, polyimide is often processed by dry etching, but since both photoresist and polyimide are organic materials, there is no selectivity in the etching rate, and ordinary photoresists cannot be applied.

そのため、まずSiO□等の無機物層をポリイミド層上
に形成し、この無機物層を反応性イオンエツチング等を
適用するフォトリソグラフィでバターニングした後、こ
のバターニングされた無機物層をマスクとしてo2プラ
ズマ等によってポリイミド層をエツチングする必要があ
り、非常に手間がかかる。  しかも、02プラズマ等
によるポリイミドのエツチング速度は0,2μs/mi
n程度であり、エツチングに時間がかかるという問題点
もある。
Therefore, first, an inorganic layer such as SiO□ is formed on a polyimide layer, and this inorganic layer is patterned by photolithography using reactive ion etching, etc., and then O2 plasma etc. are applied using this patterned inorganic layer as a mask. It is necessary to etch the polyimide layer by etching, which is very time-consuming. Moreover, the etching speed of polyimide using 02 plasma etc. is 0.2 μs/mi.
There is also the problem that etching takes time.

本発明の目的は、前記従来技術の問題点を解決すること
にあり、絶縁性有機物を適用する多層配線基板、特に銅
−ポリイミド基板を適用し、加工が迅速かつ容易で、し
かも高い精度での高密度化が可能な多層配線基板および
その製造方法を提供することにある。
An object of the present invention is to solve the problems of the prior art as described above, by applying a multilayer wiring board using an insulating organic material, especially a copper-polyimide board, which can be processed quickly and easily, and with high precision. An object of the present invention is to provide a multilayer wiring board capable of increasing density and a method for manufacturing the same.

く課題を解決するための手段〉 前記目的を達成するために、本発明は、絶縁層として絶
縁性有機物を適用する多層配線基板であフて、前記絶縁
層にエキシマレーザによって形成された回路パターン接
続用の連結孔を有することを特徴とする多層配線基板を
提供する。
Means for Solving the Problems> To achieve the above object, the present invention provides a multilayer wiring board in which an insulating organic material is applied as an insulating layer, and a circuit pattern formed on the insulating layer by an excimer laser. Provided is a multilayer wiring board characterized by having connection holes for connection.

また、本発明の別の態様は、絶縁層として絶縁性有機物
を適用する多層配線基板を製造するに際し、前記絶縁層
の所定の位置にエキシマレーザを照射することによって
回路パターン接続用の連結孔を形成することを特徴とす
る多層配線基板の製造方法を提供する。
Another aspect of the present invention is that when manufacturing a multilayer wiring board using an insulating organic material as an insulating layer, connecting holes for connecting circuit patterns are formed by irradiating a predetermined position of the insulating layer with an excimer laser. A method of manufacturing a multilayer wiring board is provided.

また、前記絶縁性有機物は各種ポリイミド樹脂であるの
が好ましい。
Moreover, it is preferable that the insulating organic substance is various polyimide resins.

また、前記回路パターンを形成する導電体は銅であるの
が好ましい。
Further, it is preferable that the conductor forming the circuit pattern is copper.

また、前記エキシマレーザはXeCj2”あるいはKr
F”のガスを適用するエキシマレーザであるのが好まし
い。
Further, the excimer laser may be XeCj2” or Kr
Preferably, it is an excimer laser applying a gas of F''.

以下、本発明について詳細に説明する。The present invention will be explained in detail below.

第1図〜第6図に本発明の多層配線基板の製造方法、お
よびそれにより製造された本発明の多層配線基板の一例
を示す概略断面図が示される。
1 to 6 are schematic cross-sectional views showing an example of the method for manufacturing a multilayer wiring board of the present invention and the multilayer wiring board of the present invention manufactured by the method.

第1図は、絶縁層を構成するポリイミドフィルム12上
に、回路パターンを構成する、銅からなる第1信号ライ
ン14をフォトエツチングによって形成した際の概略断
面図である。
FIG. 1 is a schematic cross-sectional view when a first signal line 14 made of copper and forming a circuit pattern is formed by photoetching on a polyimide film 12 forming an insulating layer.

本発明では、絶縁層に絶縁性有機物が適用される。 本
発明に適用される絶縁性有機物としては、ポリイミド樹
脂、エポキシ樹脂等、通常の多層配線基板に用いられる
絶縁性有機物がいずれも適用可能であるが、中でも、絶
縁性及び耐熱性、熱膨張率等の点で、ポリイミド樹脂か
らなる絶縁性有機物が特に好適に適用される。
In the present invention, an insulating organic substance is applied to the insulating layer. As the insulating organic material that can be applied to the present invention, any insulating organic material that is used in ordinary multilayer wiring boards, such as polyimide resin and epoxy resin, can be used. For these reasons, an insulating organic material made of polyimide resin is particularly suitable.

なお、本発明に適用される絶縁性有機物は、フィルム状
、シート状に加工されたものであっても、液体状あるい
は各種の溶剤に熔解されたものを公知の方法で塗布し、
硬化するものであっても良い。
In addition, even if the insulating organic substance applied to the present invention is processed into a film or sheet, it can be applied in liquid form or dissolved in various solvents by a known method.
It may be something that hardens.

また、回路パターンを形成する導電体も上記のような銅
に限定されるものではなく、金、銀、アルミニウム、及
びその合金等、各種の公知のものがいずれも適用可能で
ある。 しかしながら、コスト、電気抵抗等の点で、銅
が最も好ましい。
Further, the conductive material forming the circuit pattern is not limited to copper as described above, and various known materials such as gold, silver, aluminum, and alloys thereof can be used. However, in terms of cost, electrical resistance, etc., copper is most preferred.

回路パターンの形成方法にも特に限定はなく、フォトリ
ソグラフィ技術の他、通常の多層配線基板の製造に適用
される各種の回路パターンの形成方法がいずれも適用可
能である。
There is no particular limitation on the method of forming the circuit pattern, and in addition to photolithography techniques, any of the various methods of forming circuit patterns that are applied to the production of normal multilayer wiring boards can be applied.

次いで図示例においては、第2図に示されるようにポリ
イミドフィルム12および第1信号ライン14上に、ス
ピンコードによってポリイミド樹脂を塗布し、硬化して
、絶縁層を構成するポリイミド層16を形成する。 な
お、ポリイミド樹脂等の塗布方法としては上述のスピン
コードに限定されるものではなく、ロールコート、デイ
ツプコート等、公知の方法がいずれも適用可能である。
Next, in the illustrated example, as shown in FIG. 2, a polyimide resin is applied onto the polyimide film 12 and the first signal line 14 using a spin cord, and is cured to form a polyimide layer 16 constituting an insulating layer. . Note that the method for applying the polyimide resin and the like is not limited to the above-mentioned spin cord, and any known method such as roll coating or dip coating can be applied.

次いで、第3図に示されるように、ポリイミド層16の
所定の位置に、KrF’を使ったエキシマレーザ18を
照射してパイヤホール20を形成する。
Next, as shown in FIG. 3, a pie hole 20 is formed in a predetermined position of the polyimide layer 16 by irradiating an excimer laser 18 using KrF'.

エキシマレーザ(エキ7シマレーザ)とは、周知のよう
に励起状態でのみ存在する2原子分子を適用するレーザ
である。 本発明は、このエキシマレーザによって絶縁
性有機物、特にポリイミド樹脂を好適に加工することが
できることを知見し、これを通用することにより、加工
か迅速かつ容易で、しかも高い精度での高密度化も容易
な多層配線基板を作製可能なことを見出すことによって
成されたものである。
As is well known, an excimer laser (excimer laser) is a laser that uses diatomic molecules that exist only in an excited state. The present invention has discovered that insulating organic materials, especially polyimide resins, can be suitably processed using this excimer laser, and by using this, processing can be done quickly and easily, and it is also possible to increase the density with high precision. This was achieved by discovering that it was possible to easily produce a multilayer wiring board.

適用されるエキシマレーザ18には特に限定はなく、上
述のKrF”を使ったものの他に、XeC1” 、Ar
F“等を適用する放電希ガスエキシマレーザや、Hg2
% Xe2 、Ar2”ガスを適用するエキシマレーザ
等、公知のエキシマレーザはいずれも適用可能である。
The excimer laser 18 to be applied is not particularly limited, and in addition to the one using KrF'' described above, XeC1'', Ar
Discharge rare gas excimer laser that applies F” etc., Hg2
Any known excimer laser can be used, such as an excimer laser using %Xe2 or Ar2'' gas.

 中 でも特に、レーザの安定性等の点で、KrF’X
eCj2″ガスを適用するエキシマレーザが好適に適用
される。
In particular, KrF'X
An excimer laser applying eCj2'' gas is preferably applied.

このようなエキ7シマレーザ18によって絶縁層を加工
する際のエキシマレーザの出力(エネルギー密度)には
特に限定はなく、絶縁層の材質、厚さ等によって適宜設
定すればよいが、通常、エネルギー密度で0 、 3 
J/cm2〜3 J/cm2程度、好ましくは、0. 
5J/Cm”  〜1. 5J/cm2である。 エキ
シマレーザの出力を上記範囲にすることによって、突起
等の凹凸が少なく表面性状に優れ、加工壁が平滑である
パイヤホール20を得られる点で好ましい結果を得るこ
とができる。
The output (energy density) of the excimer laser when processing an insulating layer with such an excimer laser 18 is not particularly limited, and may be set appropriately depending on the material, thickness, etc. of the insulating layer, but usually the energy density 0, 3
J/cm2 to 3 J/cm2, preferably 0.
5 J/Cm" to 1.5 J/cm2. By setting the output of the excimer laser within the above range, it is preferable because it is possible to obtain a pie hole 20 with few irregularities such as protrusions, excellent surface quality, and a smooth processed wall. You can get results.

また、加工周波数も特に限定はなく、1〜200Hz程
度とすればよい。
Furthermore, the processing frequency is not particularly limited, and may be approximately 1 to 200 Hz.

加工はエキシマレーザ18を連続的に照射しても、断続
的に照射してもよい。 なお、エキシマレーザ18を断
続的に照射する際の加工速度は、エキシマレーザ18の
出力や、ポリイミド層16等の絶縁層の厚さによっても
異なるが、通常0.2〜0.5μm/ショットである。
For processing, the excimer laser 18 may be irradiated continuously or intermittently. Note that the processing speed when irradiating the excimer laser 18 intermittently varies depending on the output of the excimer laser 18 and the thickness of the insulating layer such as the polyimide layer 16, but it is usually 0.2 to 0.5 μm/shot. be.

また、後に形成する第2信号ラインの断線事故等を防止
するため、図示しない結像レンズの位置や、加工対象の
位置を調整してエキシマレーザ18の結像径を調整する
方法、エネルギー密度を0.5〜1 、  OJ/cm
2 と低くする方法等によって、図示例のようにバイヤ
ホール20にテーバをつけるのが好ましい。
In addition, in order to prevent accidents such as disconnection of the second signal line that will be formed later, we have also developed a method for adjusting the imaging diameter of the excimer laser 18 by adjusting the position of the imaging lens (not shown) and the position of the processing target, and the energy density. 0.5~1, OJ/cm
It is preferable to taper the via hole 20 as shown in the illustrated example by a method of lowering it to 2.

次いで、好ましくは第4図に示されるように、パイヤホ
ール20にエチルアルコール22等の溶液を圧力をかけ
て繰り返し吹き付けることにより、バイザホール20内
に生成した反応生成物を除去する。
Next, preferably, as shown in FIG. 4, the reaction product generated in the visor hole 20 is removed by repeatedly spraying a solution such as ethyl alcohol 22 into the visor hole 20 under pressure.

本発明においては、ポリイミド層16等の絶縁性有機物
からなる絶縁層を、エキシマレーザ18を用いて加工す
ることによりパイヤホール20やスルーホール等を形成
する。 そ の ため、加工後にパイヤホール20内や
加工穴周辺にカーボン等の反応生成物が生成し、パイヤ
ホール20表面が凹凸を有する形状になってしまうこと
があり、高密度配線に適用する際には絹度や絶縁性に問
題を生じる恐れがある。 そのため各種の溶液を吹き付
け、この反応生成物を除去するのが好ましい。
In the present invention, an insulating layer made of an insulating organic material, such as a polyimide layer 16, is processed using an excimer laser 18 to form pie holes 20, through holes, and the like. Therefore, after processing, reaction products such as carbon may be generated inside the wire hole 20 or around the processed hole, resulting in the surface of the wire hole 20 having an uneven shape. There is a risk of problems with heat resistance and insulation. Therefore, it is preferable to spray various solutions to remove this reaction product.

適用する溶液は絶縁性有機物に応じて適宜決定すればよ
く、エチルアルコール、純水、ヘキサン等が好適に例示
される。 また、吹き付ける際の圧力は、通常0.1気
圧以下程度である。
The solution to be applied may be appropriately determined depending on the insulating organic substance, and suitable examples include ethyl alcohol, pure water, and hexane. Moreover, the pressure at the time of spraying is usually about 0.1 atmosphere or less.

次いで第5図に示されるよう第2信号ライン32(第6
図参照)を形成するため、下地層として、ニッケル層2
6をスパッタリングによって形成し、さらに銅層28を
同様にスパッタリングによって形成する。 この下地層
の形成方法はスパッタリングに限定されるものではなく
、各種のCV D (Che+++1cal vapo
rdeposition)   P V D (Phy
sic−al vapordeposition)等の
公知の成膜方法がいずれも適用可能である。
Next, as shown in FIG.
(see figure), the nickel layer 2 is used as the base layer.
6 is formed by sputtering, and a copper layer 28 is also formed by sputtering. The method for forming this underlayer is not limited to sputtering, but can be formed using various CVD (Che+++1cal vapor) methods.
rdeposition) P V D (Phy
Any known film forming method such as sic-al vapor deposition can be applied.

さらに、この下地層上にフォトレジストをスピンコード
等公知の方法で塗布し、適用するフォトレジストに応じ
た方法で露光、現像を行ないフォトレジスト層30を形
成する。
Further, a photoresist is coated on this underlayer by a known method such as a spin code, and exposed and developed by a method depending on the photoresist to be applied to form a photoresist layer 30.

次いで、下地層に応じた方法でエツチングを行い不要な
下地層を除去した後、フォトレジスト層30を除去し、
第6図に示されるように、残った下地層上に電気めっき
によって銅を積層して銅層28の厚みをまして、第2信
号ライン32を完成させ、本発明の多層配線基板10を
得る。
Next, etching is performed using a method depending on the underlying layer to remove unnecessary underlying layers, and then the photoresist layer 30 is removed.
As shown in FIG. 6, copper is laminated on the remaining base layer by electroplating to increase the thickness of the copper layer 28, thereby completing the second signal line 32 and obtaining the multilayer wiring board 10 of the present invention.

なお、この際の下地層のエツチング方法はドライエツチ
ング、ウェットエツチングを問わず公知の各種の方法が
適用可能である。 また、銅層28の積層方法も電気め
っきに限定はされず、スパッタリング等、各種の成膜方
法が適用可能である。
Note that various known methods can be applied to the underlying layer at this time, regardless of whether it is dry etching or wet etching. Further, the method of laminating the copper layer 28 is not limited to electroplating, and various film forming methods such as sputtering can be applied.

上述の例は、パイヤホール20を形成する場合であった
が、本発明これに限定されるものではなく、スルーホー
ルを形成する際に適用してもよい。
Although the above-mentioned example was a case of forming a piere hole 20, the present invention is not limited to this, and may be applied when forming a through hole.

また、本発明は上述の例に限定されるものではなく、本
発明の要旨を変更しない範囲において、各種の変更およ
び改良を加えてもよいのはもちろんである。
Further, the present invention is not limited to the above-mentioned examples, and it goes without saying that various changes and improvements may be made without departing from the gist of the present invention.

〈実施例〉 以下、本発明の具体的実施例を挙げ、本発明をさらに詳
細に説明する。
<Example> Hereinafter, the present invention will be explained in further detail by giving specific examples of the present invention.

[実施例1] ポリイミドフィルムの加工実験I KrF”ガスを使用するエキシマレーザを用い、厚さ1
25μmのポリイミドフィルム(東し■製V)に孔開は
加工をする実験を行なった。
[Example 1] Polyimide film processing experiment I Using an excimer laser using KrF” gas, a thickness of 1
An experiment was carried out in which holes were formed in a 25 μm polyimide film (manufactured by Toshi Corporation V).

まず、加工周波数10Hz、エネルギー密°度E = 
1 、 5J/cm’のエキシマレーザで、ポリイミド
フィルムを500シヨツト照射したところ、直径50μ
mの加工孔が得られた。 加工孔の内壁は平滑で、突起
等の生成は認められなかった。
First, machining frequency 10Hz, energy density E =
When a polyimide film was irradiated with 500 shots using an excimer laser of 1.5 J/cm', the diameter was 50 μm.
A machined hole of m was obtained. The inner wall of the processed hole was smooth, and no protrusions were observed.

次いで、エネルギー密度Eを3 、 0 、I7cm2
および0 、 5 J/C[0’にした以外は、全く同
様の条件で、それぞれポリイミドフィルムに孔開は加工
を行なったところ、エネルギー密度E=0 、 5 J
/CIO’の際には、先の加工孔と同様に突起等の無い
平滑な内壁の加工孔を得ることができたが、エネルギー
密度E == 3 、 OJ/cm2の際には内壁に突
起が認められ、平滑な表面性状を得ることかで籾なかっ
た。
Next, the energy density E is 3, 0, I7cm2
and 0 and 5 J/C [0' except that holes were formed in the polyimide film under the same conditions, and the energy density E = 0 and 5 J.
/CIO', it was possible to obtain a machined hole with a smooth inner wall without any protrusions, like the previous machined hole, but when the energy density was E = = 3, OJ/cm2, there were no protrusions on the inner wall. was observed, and it was not possible to obtain a smooth surface texture.

一方、上記の各実験において、加工周波数を10〜10
0Hzに変化させた実験も行なったか、周波数の変化に
よる加工孔内壁の表面性状の変化はなかった。
On the other hand, in each of the above experiments, the machining frequency was set to 10 to 10
An experiment was also conducted in which the frequency was changed to 0 Hz, and there was no change in the surface texture of the inner wall of the machined hole due to the change in frequency.

以上の結果より、上記実施例においては、エキシマレー
ザのエネルギー密度Eは、0.5.47cm2〜1 、
 5 J/cm’程度が好ましいのが解る。
From the above results, in the above example, the energy density E of the excimer laser is 0.5.47 cm2 to 1,
It can be seen that about 5 J/cm' is preferable.

な、75、E=3.OJ/cm2の場合の加工速度は0
.45μm/ショット、また、E=1.5.17 c 
m 2の場合の加工速度は0.3μm/ショットであっ
た。
Na, 75, E=3. Machining speed in case of OJ/cm2 is 0
.. 45 μm/shot, and E=1.5.17 c
The processing speed in the case of m 2 was 0.3 μm/shot.

[実施例2コ ポリイミドフィルムの加工実験II ポリイミドフィルムを、厚さ125μmのポリイミドフ
ィルム(東し■製H)に変更した以外は、実施例1と全
く同様にして孔開は加工実験を行なった。
[Example 2 Copolyimide film processing experiment II A hole-opening processing experiment was conducted in the same manner as in Example 1, except that the polyimide film was changed to a 125 μm thick polyimide film (manufactured by Toshi Corporation H). .

この場合においては、エネルギー密度E=0 、 5 
J/cm”では、バイヤホールに適用可能な内壁性状を
有する加工孔を得ることができたが、エネルギー密度E
=1.5および3.OJ/cm2の場合には加工孔の内
壁に多少の突起が認められ、パイヤホールに適用するに
は精度等にやや問題があった。
In this case, the energy density E=0, 5
J/cm", it was possible to obtain a machined hole with inner wall properties applicable to via holes, but the energy density E
=1.5 and 3. In the case of OJ/cm2, some protrusions were observed on the inner wall of the machined hole, and there were some problems with accuracy etc. when applying it to a pie hole.

[実施例3] 多層配線基板の製造実験 まず、第1図に示されるように、厚さ50μmのポリイ
ミドフィルム(三井東圧■製、ポリイミド)12上に、
フォトエツチングによって銅製の第1信号ライン14を
形成した。 第1信号ライン14の厚さは10μm1パ
ターン巾は30μm、パターンのピッチは50μmとし
た。
[Example 3] Manufacturing experiment of multilayer wiring board First, as shown in FIG. 1, on a 50 μm thick polyimide film (polyimide manufactured by Mitsui Toatsu ■)
A first signal line 14 made of copper was formed by photoetching. The thickness of the first signal line 14 was 10 μm, the width of one pattern was 30 μm, and the pattern pitch was 50 μm.

次いで、N−メチル−2−ピロリドンとジメチルアセト
アミドとの混合溶液に溶解したボリイ゛ミド樹脂(日立
化成■製、PIQ)を、スピンコードによって第1侶号
ライン14およびポリイミドフィルム12上に塗布して
、乾燥・硬化して、ポリイミド層16を形成した(第2
図参照)。 硬化後のポリイミド層16の厚さは25μ
mであった。
Next, a polyimide resin (manufactured by Hitachi Chemical, PIQ) dissolved in a mixed solution of N-methyl-2-pyrrolidone and dimethylacetamide was applied onto the first mesh line 14 and the polyimide film 12 using a spin cord. was dried and cured to form a polyimide layer 16 (second
(see figure). The thickness of the polyimide layer 16 after curing is 25μ
It was m.

このようなポリイミド層16の所定の位置に、第3図に
示されるようにエキシマレーザ18を照射して、パイヤ
ホール20を形成した。  なお、適用したエキシマレ
ーザは、KrF“ガスを適用するもので、加工周波数は
011z、エネルギー密度Eは1 、 5 J/cm2
で、160シヨツト加工を行なった。  また、図示し
ない結像レンズの位置を移動してレーザビームの結像径
を調整することにより、バイヤホール20を外径か40
μm、内径か25〜30μmとなるようなテーバ形状と
した。
As shown in FIG. 3, excimer laser 18 was irradiated onto a predetermined position of the polyimide layer 16 to form a piere hole 20. As shown in FIG. The excimer laser used was one that applied KrF gas, the processing frequency was 011z, and the energy density E was 1.5 J/cm2.
So, 160 shots were processed. In addition, by adjusting the imaging diameter of the laser beam by moving the position of the imaging lens (not shown), the via hole 20 can be adjusted from the outer diameter to 40°.
It was made into a tapered shape with an inner diameter of 25 to 30 μm.

このようにして得られたパイヤホール20の内壁には、
主にカーボンからなる反応生成物が生じたので、第4図
に示されるようにエチルアルコール22を0.05気圧
以下の圧力をかけて繰り返し吹き付けることにより、こ
れを除去した。
On the inner wall of the pie hole 20 obtained in this way,
Since a reaction product mainly consisting of carbon was produced, this was removed by repeatedly spraying ethyl alcohol 22 under a pressure of 0.05 atmosphere or less as shown in FIG.

次いで、第5図に示されるように、第2信号ライン32
を形成するための下地層として、スパッタリングによっ
て、まずニッケルを0.5μm厚に、銅を0.5μm厚
に積層した。 さらに、フォトレジスト(東京応化■製
、OMR(ネガ型))をスピンコードによって塗布し、
ステッパを用いて露光した後、キシレン系溶液で現像し
て、フォトレジスト層30を形成した。
Then, as shown in FIG.
As a base layer for forming the substrate, nickel was first deposited to a thickness of 0.5 μm and copper was deposited to a thickness of 0.5 μm by sputtering. Furthermore, a photoresist (manufactured by Tokyo Ohka ■, OMR (negative type)) was applied using a spin code.
After exposure using a stepper, development was performed using a xylene solution to form a photoresist layer 30.

次いで、エツチングを行って不要な下地層を除去した後
、フォトレジスト剥wL液(OM RIIJ雛液)を用
いて第6図に示されるようにフォトレジスト層30を除
去し、銅層28J)厚さを増加するために10μmの電
気めっきを行なって、第2信号ライン32を形成した。
Next, after etching is performed to remove unnecessary underlying layers, the photoresist layer 30 is removed using a photoresist stripping solution (OM RIIJ Hina solution) as shown in FIG. A 10 μm electroplating process was performed to increase the thickness of the second signal line 32.

得られた第1信号ライン14および第2信号ライン32
は、パイヤホール20によって好適に連結されていた。
The obtained first signal line 14 and second signal line 32
were suitably connected by a piere hole 20.

〈発明の効果〉 以上詳細に説明したように、本発明によれば、絶縁層と
して絶縁性有機物、特にポリイミドを適用する多層配線
基板を製造するに際し、毒性を有するヒドラジン等の強
アルカリを使用する必要があり、しかもサイドエッチの
心配のあるウェットエツチングや、絶縁層上に一旦無機
物層等でマスクを形成し、絶縁層をエツチングする必要
のある複雑な工程のドライエツチングを行なう必要がな
く、容易かつ迅速に絶縁層にバイヤホール、スルーホー
ル等を形成することができる。
<Effects of the Invention> As explained in detail above, according to the present invention, a strong alkali such as toxic hydrazine is used when manufacturing a multilayer wiring board in which an insulating organic material, particularly polyimide, is applied as an insulating layer. There is no need to perform wet etching, which is necessary and there is a risk of side etching, or dry etching, which is a complicated process that requires forming a mask with an inorganic layer or the like on the insulating layer and then etching the insulating layer. In addition, via holes, through holes, etc. can be quickly formed in the insulating layer.

しかも、従来に比ベバイヤホール、スルーホールや、回
路パターンのサイズを小さくすることができ、しかも高
精度化することもできるので、高密度化された、高精度
な多層配線基板とすることができる。
Furthermore, the size of the via holes, through holes, and circuit patterns can be made smaller than in the past, and the precision can also be increased, so that a high-density, high-precision multilayer wiring board can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図、第3図、第4図、第5図および第6図
は、本発明に係る多層配線基板の製造方法の一例を示す
概略断面図である。 符号の説明 10・・・多層配線基板、 12・・・ポリイミドフィルム、 14・・・第1信号ライン、 16・・・ポリイミド層、 18・・・エキシマレーザビーム、 20・・・パイヤホール、 22・・・エチルアルコール、 26・・・ニッケル層、 28・・・銅層、 30・・・レジスト層、 32・・・第2信号ライン FIG、1
FIG. 1, FIG. 2, FIG. 3, FIG. 4, FIG. 5, and FIG. 6 are schematic cross-sectional views showing an example of the method for manufacturing a multilayer wiring board according to the present invention. Explanation of symbols 10... Multilayer wiring board, 12... Polyimide film, 14... First signal line, 16... Polyimide layer, 18... Excimer laser beam, 20... Pier hole, 22. ...Ethyl alcohol, 26...Nickel layer, 28...Copper layer, 30...Resist layer, 32...Second signal line FIG, 1

Claims (2)

【特許請求の範囲】[Claims] (1)絶縁層として絶縁性有機物を適用する多層配線基
板であって、前記絶縁層にエキシマレーザによって形成
された回路パターン接続用の連結孔を有することを特徴
とする多層配線基板。
(1) A multilayer wiring board using an insulating organic material as an insulating layer, the multilayer wiring board having a connection hole for connecting a circuit pattern formed in the insulating layer using an excimer laser.
(2)絶縁層として絶縁性有機物を適用する多層配線基
板を製造するに際し、前記絶縁層の所定の位置にエキシ
マレーザを照射することによって連結孔を形成し、この
連結孔を経て回路パターンを接続することを特徴とする
多層配線基板の製造方法。
(2) When manufacturing a multilayer wiring board using an insulating organic material as an insulating layer, a connecting hole is formed by irradiating a predetermined position of the insulating layer with an excimer laser, and a circuit pattern is connected through the connecting hole. A method for manufacturing a multilayer wiring board, characterized by:
JP31278889A 1989-12-01 1989-12-01 Multilayer wiring board and manufacture thereof Pending JPH03173497A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31278889A JPH03173497A (en) 1989-12-01 1989-12-01 Multilayer wiring board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31278889A JPH03173497A (en) 1989-12-01 1989-12-01 Multilayer wiring board and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH03173497A true JPH03173497A (en) 1991-07-26

Family

ID=18033414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31278889A Pending JPH03173497A (en) 1989-12-01 1989-12-01 Multilayer wiring board and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH03173497A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0949855A2 (en) * 1998-04-10 1999-10-13 Shinko Electric Industries Co. Ltd. Multilayer circuit board
EP1667502A3 (en) * 1997-02-28 2007-07-25 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
US7594320B2 (en) 1997-01-10 2009-09-29 Ibiden Co., Ltd. Method of manufacturing printed wiring board
CN106686893A (en) * 2015-11-11 2017-05-17 上海嘉捷通电路科技股份有限公司 Manufacturing method for pattern in stepped groove

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7594320B2 (en) 1997-01-10 2009-09-29 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US7765692B2 (en) 1997-01-10 2010-08-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board
EP1667502A3 (en) * 1997-02-28 2007-07-25 Ibiden Co., Ltd. Printed wiring board and method of manufacturing the same
EP0949855A2 (en) * 1998-04-10 1999-10-13 Shinko Electric Industries Co. Ltd. Multilayer circuit board
EP0949855A3 (en) * 1998-04-10 2000-10-18 Shinko Electric Industries Co. Ltd. Multilayer circuit board
CN106686893A (en) * 2015-11-11 2017-05-17 上海嘉捷通电路科技股份有限公司 Manufacturing method for pattern in stepped groove

Similar Documents

Publication Publication Date Title
US4367119A (en) Planar multi-level metal process with built-in etch stop
US3985597A (en) Process for forming passivated metal interconnection system with a planar surface
JP2000208901A (en) Manufacture of circuit board forming microstructure layer on both surface of flexible film
US4315985A (en) Fine-line circuit fabrication and photoresist application therefor
CA1219835A (en) Metal/semiconductor deposition
JPH05291730A (en) Manufacture of printed circuit board
JPH03173497A (en) Multilayer wiring board and manufacture thereof
JPH03276655A (en) Multilayer-interconnection board and its manufacture
US4281057A (en) Variable pre-spin drying time control of photoresists thickness
JPH05502138A (en) Interconnects in multilayer wiring and methods of forming them
JPH10247772A (en) Method of forming conductor wiring pattern
JPH06268355A (en) Printed wiring board and manufacture thereof
JP2003330161A (en) Manufacturing method of electronic part and electronic part using the manufacturing method
JPS59147430A (en) Formation of fine pattern
JP3517286B2 (en) Master for electrodeposition transfer and method of manufacturing the same
JPH0715139A (en) Manufacture of multilayer wiring board
JPH01312855A (en) Method of manufacturing crossover separated by gap and crossover manufactured by the method
JPH09139564A (en) Thick film wiring and its formation
JP2755019B2 (en) Method for manufacturing multilayer wiring board
JP2536604B2 (en) Copper / organic insulation film wiring board manufacturing method
JPS63168812A (en) Production of thin film magnetic head
JPH05308182A (en) Manufacture of film circuit board
JPS6364920B2 (en)
JPH0864930A (en) Manufacture of printed wiring board
JP2002329946A (en) Method for manufacturing double-sided flexible circuit board