JP2536604B2 - Copper / organic insulation film wiring board manufacturing method - Google Patents

Copper / organic insulation film wiring board manufacturing method

Info

Publication number
JP2536604B2
JP2536604B2 JP63264797A JP26479788A JP2536604B2 JP 2536604 B2 JP2536604 B2 JP 2536604B2 JP 63264797 A JP63264797 A JP 63264797A JP 26479788 A JP26479788 A JP 26479788A JP 2536604 B2 JP2536604 B2 JP 2536604B2
Authority
JP
Japan
Prior art keywords
copper
layer
deposited
mask
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63264797A
Other languages
Japanese (ja)
Other versions
JPH02111096A (en
Inventor
健司 山口
貞彦 参木
保彦 三宅
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP63264797A priority Critical patent/JP2536604B2/en
Publication of JPH02111096A publication Critical patent/JPH02111096A/en
Application granted granted Critical
Publication of JP2536604B2 publication Critical patent/JP2536604B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、銅・有機絶縁膜配線板、さらに詳しくは、
多層配線パターン化した銅・有機絶縁膜配線板の製造方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to a copper / organic insulating film wiring board, and more specifically,
The present invention relates to a method for manufacturing a copper / organic insulating film wiring board having a multilayer wiring pattern.

<従来の技術> LSIの高速化、高集積化に伴い、これを搭載する配線
板もそれへの対応が要求されており、LSIの高密度実装
基板として電気抵抗の小さい銅と誘電率が低く、かつ厚
い膜の形成が可能なポリイミドを用いた配線板が高速信
号処理が可能なことから注目されている。
<Prior Art> With the increase in the speed and integration of LSIs, the wiring boards on which they are mounted are also required to support it. As a high-density mounting board for LSIs, copper with low electrical resistance and low dielectric constant are used. In addition, a wiring board using polyimide capable of forming a thick film is attracting attention because it can perform high-speed signal processing.

従来、一般に知られている多層配線板は、例えば、ア
ルミナセラミック等の無機質基板上に全面にチタン−銅
の第1の層を蒸着させたのち、回路を構成する第1の導
体パターンを化学エッチングにより形成し、次に前記エ
ッチング後の第1の導体パターンを含む基板の全面にポ
リイミドを付着してポリイミド膜を形成したのち、これ
をエッチングし、さらにチタン−銅の第2の層を蒸着さ
せたのち、回路を構成する第2の導体パターンを化学エ
ッチングにより形成し、以下、必要に応じて前記処理を
繰返して多層に形成させていた。
BACKGROUND ART Conventionally, generally known multilayer wiring boards have a first layer of titanium-copper deposited on the entire surface of an inorganic substrate such as alumina ceramic, and then a first conductor pattern forming a circuit is chemically etched. Then, polyimide is deposited on the entire surface of the substrate including the first conductor pattern after the etching to form a polyimide film, which is then etched, and a second layer of titanium-copper is vapor-deposited. After that, the second conductor pattern forming the circuit was formed by chemical etching, and the above treatment was repeated as necessary to form a multilayer.

なお、前記ポリイミドの付着方法としては、液状ポリ
イミドのスピンコート法およびプラズマ重合による気相
成膜法がある。
As a method of attaching the polyimide, there are a spin coating method of liquid polyimide and a vapor phase film forming method by plasma polymerization.

<発明が解決しようとする課題> エッチングによる回路形成は、非常に処理が容易であ
ると言われているが、上記チタン−銅蒸着層の化学エッ
チングにおいては、アルカリエッチャント、過硫酸アン
モニウム、過酸化水素+硫酸などのエッチング液が用い
られるため、塩化第二鉄等の塩化物エッチング液に比
べ、処理コストが高く、かつエッチング液の管理や公害
処理が複雑であるという問題点があった。
<Problems to be Solved by the Invention> Circuit formation by etching is said to be extremely easy to process, but in the chemical etching of the titanium-copper vapor-deposited layer, an alkaline etchant, ammonium persulfate, hydrogen peroxide is used. Since an etching solution such as + sulfuric acid is used, there is a problem that the processing cost is higher than that of a chloride etching solution such as ferric chloride, and management of the etching solution and pollution control are complicated.

本発明は、前記従来技術の欠点を解消し、蒸着層の化
学エッチングを省略した新規な銅・有機絶縁膜配線板を
提供することを目的としている。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a novel copper / organic insulating film wiring board which eliminates the above-mentioned drawbacks of the prior art and omits chemical etching of a vapor deposition layer.

<課題を解決するための手段> 上記目的を達成するために、本発明によれば、基板の
表面に、マスクを用いてチタンまたはクロムの下地をパ
ターン状に蒸着し、その下地の上にマスクを用いて銅蒸
着層を設けて第1の導体パターンを形成し、次に前記第
1の導体パターンを含む基板の全面に有機絶縁膜を成膜
したのち、エッチングにより少なくとも前記銅蒸着層の
一部を露出させ、次に前記有機絶縁膜の上にマスクを用
いてチタンまたはクロムの下地をパターン状に蒸着した
のち、前記銅蒸着層の露出部分及び前記下地の上に別の
マスクを用いて銅蒸着層を設けて第2の導体パターンを
形成し、最後にその第2の導体パターン上にマスクを用
いてチタンまたはクロムを蒸着して上地を形成すること
を特徴とする銅・有機絶縁膜配線板の製造方法が提供さ
れる。
<Means for Solving the Problems> In order to achieve the above object, according to the present invention, a titanium or chromium underlayer is pattern-deposited on a surface of a substrate using a mask, and the mask is formed on the underlayer. Is used to form a first conductor pattern by forming a copper vapor deposition layer, and then an organic insulating film is formed on the entire surface of the substrate including the first conductor pattern, and then at least one of the copper vapor deposition layer is etched. Exposed, and then using a mask to deposit a titanium or chromium underlayer on the organic insulating film in a pattern, using another mask on the exposed portion of the copper deposition layer and the underlayer. A copper / organic insulation characterized by providing a copper vapor deposition layer to form a second conductor pattern, and finally depositing titanium or chromium on the second conductor pattern using a mask to form an upper layer. How to manufacture a membrane wiring board Law is provided.

以下に本発明を、さらに詳細に説明する。 The present invention will be described in more detail below.

本発明に代表的に用いられる無機質基板としては、ア
ルミナ板、ムライト板、AlN板、SiC板などのセラミック
板を挙げることができる。
Examples of the inorganic substrate typically used in the present invention include ceramic plates such as alumina plate, mullite plate, AlN plate, and SiC plate.

本発明に用いられる有機絶縁膜としては、ポリイミド
膜のほか、誘電率が小さく耐熱性に優れたマレイミド、
テフロンなど各種高分子膜が挙げられるが、特にポリイ
ミド膜は、他の有機絶縁膜に比べて金属との密着性が良
好で、かつ経済的に安価であるために好ましい。
As the organic insulating film used in the present invention, in addition to a polyimide film, maleimide having a small dielectric constant and excellent heat resistance,
Although various polymer films such as Teflon can be mentioned, a polyimide film is particularly preferable because it has better adhesion to a metal than other organic insulating films and is economically inexpensive.

本発明における各銅蒸着層の下地および最上部の銅蒸
着層の上地として蒸着する金属としては、チタンまたは
クロムが用いられる。
Titanium or chromium is used as a metal to be vapor-deposited as a base of each copper vapor-deposited layer and a base of the uppermost copper vapor-deposited layer in the present invention.

チタンまたはクロム下地を設けるのは、無機質基板ま
たは有機絶縁膜と銅蒸着層との接着性を向上させるため
である。また、チタンまたはクロム下地を設けることに
より、銅イオンの侵入による銅層の無機質基板または有
機絶縁膜からの剥離を防止することができる。
The titanium or chromium underlayer is provided to improve the adhesiveness between the inorganic substrate or the organic insulating film and the copper vapor deposition layer. Further, by providing a titanium or chromium underlayer, peeling of the copper layer from the inorganic substrate or the organic insulating film due to the penetration of copper ions can be prevented.

また、チタンまたはクロム上地を設けるのは、銅層表
面の空気による薄膜酸化および汚染を防止するためであ
り、銅イオンの流失を制御するためである。
Further, the titanium or chromium upper layer is provided in order to prevent thin film oxidation and contamination by air on the surface of the copper layer, and to control the washout of copper ions.

上記チタンまたはクロム蒸着並びに銅蒸着による導体
パターン用金属薄膜の形成には、マスクを使用する。こ
れにより、これらの蒸着層を直接IC配線パターンとして
形成することができる。従って、化学エッチングによる
配線パターン形成工程が省略でき、エッチング液の処理
が不要となる。
A mask is used to form the metal thin film for the conductor pattern by the above titanium or chromium vapor deposition and copper vapor deposition. As a result, these deposited layers can be directly formed as an IC wiring pattern. Therefore, the step of forming the wiring pattern by chemical etching can be omitted, and the treatment with the etching solution is unnecessary.

前記チタンまたはクロム蒸着および銅蒸着に用いるマ
スクとしては、ポリイミド製のものや42合金製のもの等
を挙げることができる。
Examples of the mask used for titanium or chromium vapor deposition and copper vapor deposition include those made of polyimide and those made of 42 alloy.

まず、第1図に示すように無機質基板1上に所望のパ
ターンを有するマスク2を位置させ、無機質基板1表面
にチタンまたはクロムを蒸着して下地3を設け、さら
に、同等のマスクを用いてその上に銅蒸着層4を設けて
第1の導体パターンを形成する。
First, as shown in FIG. 1, a mask 2 having a desired pattern is positioned on an inorganic substrate 1, titanium or chromium is vapor-deposited on the surface of the inorganic substrate 1 to provide a base 3, and an equivalent mask is used. A copper vapor deposition layer 4 is provided thereon to form a first conductor pattern.

次に、前記第1の導体パターンを含む基板の上から、
有機絶縁膜の原料液を塗布し、常法によってこれを固化
・成膜させたのち、第1の導体パターンの銅蒸着層4の
所望の部分にホールエッチングして銅蒸着層の一部を露
出させる。
Next, from above the substrate including the first conductor pattern,
After coating the raw material liquid for the organic insulating film, solidifying and forming the film by a conventional method, hole etching is performed on a desired portion of the copper vapor deposition layer 4 of the first conductor pattern to expose a part of the copper vapor deposition layer. Let

続いて、第2図に示すように形成された有機絶縁膜5
の表面に所定のパターンを有するマスク(図示せず)を
用いてチタンまたはクロムを蒸着して下地6を設け、さ
らに別のマスク(図示せず)を用いて銅蒸着層7を設け
て第2の導体パターンを形成する。
Then, the organic insulating film 5 formed as shown in FIG.
Titanium or chromium is vapor-deposited on the surface of the substrate using a mask (not shown) having a predetermined pattern to provide the base 6, and a copper vapor-deposited layer 7 is provided using another mask (not shown) to form the second layer. Forming a conductor pattern of.

最後に、前記により形成された銅蒸着層(第2図で
は、銅蒸着層7)の上から上地8としてチタンまたはク
ロムを蒸着する。
Finally, titanium or chromium is vapor-deposited as the upper layer 8 on the copper vapor deposition layer (copper vapor deposition layer 7 in FIG. 2) formed as described above.

なお、上記において、各層の有機絶縁膜、下地、銅蒸
着層および上地の厚さは、それぞれ5〜200μm,0.01〜
0.4μm,5〜30μmおよび0.01〜0.4μmが一般的である
が、これに限定されるものではなく、必要に応じて適宜
選択することができる。
In the above, the thickness of the organic insulating film of each layer, the base, the copper vapor deposition layer and the upper layer are 5 to 200 μm and 0.01 to, respectively.
0.4 μm, 5 to 30 μm and 0.01 to 0.4 μm are generally used, but the present invention is not limited to this and can be appropriately selected as necessary.

また、上記薄層回路金属の形成方法としては、真空蒸
着、イオン化蒸着またはこれらの組合せ、あるいはスパ
ッタ法を用いることができる。
As the method for forming the thin-layer circuit metal, vacuum vapor deposition, ionization vapor deposition, a combination thereof, or a sputtering method can be used.

また、本発明では、無機質基板上に多層の配線パター
ンを形成しているが、金属基板、例えばCu/Fe−36%Ni
合金/Cuクラッド材の上面にポリイミド、マレイミド、
テフロンなどの絶縁膜を形成して後多層の配線パターン
を形成することも可能である。
In addition, in the present invention, a multilayer wiring pattern is formed on an inorganic substrate, but a metal substrate such as Cu / Fe-36% Ni is used.
Polyimide, maleimide, on top of alloy / Cu clad material
It is also possible to form an insulating film such as Teflon to form a multilayer wiring pattern afterwards.

<実施例> 以下に本発明を実施例に基づき具体的に説明する。<Examples> The present invention will be specifically described below based on Examples.

(実施例1) アルミナセラミック板上に1mmの間隔を保ってポリイ
ミド製マスクを位置させ、アルミナセラミック板表面に
10-5torrで0.2μm厚のチタン蒸着を行ったのち、直ち
に5μm厚の銅蒸着層3×10-6torrで行い、第1の導体
パターンを形成した。
(Example 1) A polyimide mask was positioned on the alumina ceramic plate with a space of 1 mm, and the polyimide mask was placed on the surface of the alumina ceramic plate.
After titanium was vapor-deposited to a thickness of 0.2 μm at 10 −5 torr, immediately, a copper vapor-deposited layer having a thickness of 5 μm of 3 × 10 −6 torr was formed to form a first conductor pattern.

次に第1の導体パターンの銅蒸着層を含む基板の上か
ら液状ポリイミドを用いて、スピンコート法によりポリ
イミド膜を形成させたのち、第1の導体パターンの銅蒸
着層の所定の部分にホールエッチングした。
Next, a polyimide film is formed by spin coating using liquid polyimide on the substrate including the copper vapor deposition layer of the first conductor pattern, and then a hole is formed in a predetermined portion of the copper vapor deposition layer of the first conductor pattern. Etched.

続いて、前記ポリイミド膜の表面にポリイミド製マス
クを用いて1×10-5torrで0.2μm厚のチタンを蒸着
し、さらに別のマスクを用いて3×10-6torrで5μm厚
の銅蒸着層を設けて第2の導体パターンを形成した。
Then, 0.2 μm thick titanium is vapor-deposited at 1 × 10 −5 torr on the surface of the polyimide film using a polyimide mask, and copper is vapor-deposited at 5 μm thick at 3 × 10 −6 torr using another mask. A layer was provided to form a second conductor pattern.

最後に、ポリイミド製マスクを用いて0.2μm厚のチ
タン層を第2の導体パターン上から真空蒸着し、多層配
線板を得た。
Finally, a 0.2 μm thick titanium layer was vacuum-deposited on the second conductor pattern using a polyimide mask to obtain a multilayer wiring board.

この配線板について粘着テープによる銅蒸着層(チタ
ン層を含む)の剥離テストを行い、同時に従来法の全面
真空蒸着−化学エッチング品の多層配線板における銅蒸
着層の前記剥離テストを行ったが、どちらも剥離はな
く、良好な接着性を示した。
For this wiring board, a peeling test of a copper vapor deposition layer (including a titanium layer) using an adhesive tape was performed, and at the same time, the peeling test of the copper vapor deposition layer in a conventional method full-layer vacuum deposition-chemical etching product multilayer wiring board was performed. In both cases, there was no peeling and good adhesion was exhibited.

(実施例2) アルミナセラミック板上に1mmの間隔を保って、0.2mm
厚の42合金製マスクを設け、アルミナセラミック板表面
に1μm厚のクロムをイオン化蒸着し、さらに2μm厚
の銅蒸着層をイオン化蒸着し、第1の導体パターンを形
成した。
(Example 2) 0.2 mm with an interval of 1 mm kept on an alumina ceramic plate
A thick 42 alloy mask was provided, and 1 μm thick chromium was ionized and vapor-deposited on the surface of the alumina ceramic plate, and further a 2 μm thick copper vapor-deposited layer was ionized and vapor-deposited to form a first conductor pattern.

次に、第1の導体パターンの銅蒸着層を含む基板の上
からプラズマ重合による気相成膜法で2.5μm厚のポリ
イミド膜を形成させたのち、第1の導体パターンの銅蒸
着層の所定の部分にホールエッチングした。
Then, a polyimide film having a thickness of 2.5 μm is formed on the substrate including the copper vapor-deposited layer of the first conductor pattern by a vapor deposition method by plasma polymerization, and then a predetermined copper-deposited layer of the first conductor pattern is formed. Holes were etched in the area.

続いて、前記ポリイミド膜の表面に0.2mm厚の42合金
製マスクを用いて0.1μm厚のクロムをイオン化蒸着
し、さらに別のマスクを用いて2μm厚の銅蒸着層をイ
オン化蒸着して、第2の導体パターンを形成した。
Then, 0.1 μm thick chromium is ionized and evaporated on the surface of the polyimide film using a 0.2 mm thick 42 alloy mask, and a 2 μm thick copper evaporated layer is ionized and evaporated using another mask. Two conductor patterns were formed.

最後に、上記と同様のマスクを用いて0.1μm厚のク
ロム層を第2の導体パターンの銅蒸着層の上からイオン
化蒸着し、多層配線板を得た。
Finally, a chromium layer having a thickness of 0.1 μm was ionized and vapor-deposited on the copper vapor-deposited layer of the second conductor pattern using the same mask as above to obtain a multilayer wiring board.

この配線板について、実施例1と同様の方法で従来法
の全面イオン化蒸着−化学エッチング品とともにテスト
したが、どちらも剥離はなく、良好な接着性を示した。
This wiring board was tested in the same manner as in Example 1 together with the conventional method of full-scale ionization vapor deposition-chemical etching, but neither showed peeling and showed good adhesion.

また、350℃×3分の加熱試験を行ったが、銅層回路
のふくれはなく、良好な耐熱性を示した。
Further, a heating test was carried out at 350 ° C. for 3 minutes, but the copper layer circuit did not swell and showed good heat resistance.

(実施例3) Cu/Fe−36%Ni合金/Cuクラッド材の上面にポリイミド
層を100μm付着させたのち、実施例1と同様にして多
層配線板を得た。
Example 3 A multilayer wiring board was obtained in the same manner as in Example 1, after depositing a polyimide layer of 100 μm on the upper surface of the Cu / Fe-36% Ni alloy / Cu clad material.

この配線板について実施例1と同様に剥離テストを行
ったが剥離はなく、良好な接着性を示した。
A peeling test was conducted on this wiring board in the same manner as in Example 1, but there was no peeling and good adhesion was exhibited.

<発明の効果> 本発明は、上記説明したように構成されているので、
導体パターン用金属膜をマスクを用いた蒸着により直接
ドライ法で形成し、化学エッチングなしでできるため、
優れた接着性、寸法精度等の信頼性が得られる。
<Effects of the Invention> Since the present invention is configured as described above,
Since the metal film for the conductor pattern is directly formed by a dry method by vapor deposition using a mask and can be performed without chemical etching,
Excellent adhesion and reliability such as dimensional accuracy can be obtained.

また、化学エッチング液が不要となり、コストの低減
とエッチング液の管理や公害処理が省けるという効果を
奏する。
In addition, a chemical etching solution is not required, which brings about effects of cost reduction, management of the etching solution, and elimination of pollution treatment.

さらに、非常に時間がかかり、かつ不安定なチタンま
たはクロムのエッチングが不要となる。
Furthermore, the etching of titanium or chromium, which is very time-consuming and unstable, is not necessary.

また、ドライ法であるため、銅蒸着層表面の汚染や有
機物残渣が少なく、低抵抗の配線パターンの基板が得ら
れるという効果がある。
Further, since it is a dry method, there is little contamination on the surface of the copper vapor-deposited layer and organic residue, and there is an effect that a substrate having a low resistance wiring pattern can be obtained.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明における第1の導体パターン形成の1
例を示す横断面図である。 第2図は、本発明の製造方法で得られた配線板の1例を
示す横断面図である。 符号の説明 1……無機質基板、 2……マスク、 3……下地、 4……銅蒸着層、 5……有機絶縁膜、 6……下地、 7……銅蒸着層、 8……上地
FIG. 1 shows the first conductor pattern formation 1 in the present invention.
It is a cross-sectional view showing an example. FIG. 2 is a cross-sectional view showing an example of a wiring board obtained by the manufacturing method of the present invention. DESCRIPTION OF SYMBOLS 1 ... Inorganic substrate, 2 ... Mask, 3 ... Underlayer, 4 ... Copper deposited layer, 5 ... Organic insulating film, 6 ... Underlayer, 7 ... Copper deposited layer, 8 ... Upper layer

フロントページの続き (72)発明者 御田 護 茨城県日立市助川町3丁目1番1号 日 立電線株式会社電線工場内 (56)参考文献 特開 昭61−271899(JP,A) 特開 昭63−53254(JP,A)Front page continuation (72) Inventor Mamoru Mita 3-1-1 Sukegawa-cho, Hitachi, Hitachi, Ibaraki Electric Cable Factory (56) Reference JP-A-61-271899 (JP, A) JP-A Sho 63-53254 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板1の表面に、マスクを用いてチタンま
たはクロムの下地3をパターン状に蒸着し、その下地3
の上にマスクを用いて銅蒸着層4を設けて第1の導体パ
ターンを形成し、次に前記第1の導体パターンを含む基
板の全面に有機絶縁膜を成膜したのち、エッチングによ
り少なくとも前記銅蒸着層4の一部を露出させ、次に前
記有機絶縁膜の上にマスクを用いてチタンまたはクロム
の下地6をパターン状に蒸着したのち、前記銅蒸着層の
露出部分及び前記下地6の上に別のマスクを用いて銅蒸
着層7を設けて第2の導体パターンを形成し、最後にそ
の第2の導体パターン上にマスクを用いてチタンまたは
クロムを蒸着して上地8を形成することを特徴とする銅
・有機絶縁膜配線板の製造方法。
1. An underlayer 3 of titanium or chrome is vapor-deposited in a pattern on a surface of a substrate 1 using a mask, and the underlayer 3 is formed.
A copper vapor-deposited layer 4 is provided on the above to form a first conductor pattern, and then an organic insulating film is formed on the entire surface of the substrate including the first conductor pattern, and then at least the above is formed by etching. A part of the copper vapor deposition layer 4 is exposed, and then a titanium or chromium underlayer 6 is vapor-deposited in a pattern on the organic insulating film using a mask. Then, the exposed portion of the copper vapor deposition layer and the underlayer 6 are removed. A copper vapor-deposited layer 7 is provided on the above by using another mask to form a second conductor pattern, and finally titanium or chromium is vapor-deposited on the second conductor pattern by using a mask to form an upper base 8. A method of manufacturing a copper / organic insulating film wiring board, comprising:
JP63264797A 1988-10-20 1988-10-20 Copper / organic insulation film wiring board manufacturing method Expired - Lifetime JP2536604B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63264797A JP2536604B2 (en) 1988-10-20 1988-10-20 Copper / organic insulation film wiring board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63264797A JP2536604B2 (en) 1988-10-20 1988-10-20 Copper / organic insulation film wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JPH02111096A JPH02111096A (en) 1990-04-24
JP2536604B2 true JP2536604B2 (en) 1996-09-18

Family

ID=17408342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63264797A Expired - Lifetime JP2536604B2 (en) 1988-10-20 1988-10-20 Copper / organic insulation film wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP2536604B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271889A (en) * 1985-05-27 1986-12-02 Nec Corp Manufacture of semiconductor laser having embedded structure
JPS6353254A (en) * 1986-08-21 1988-03-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン Dry adhering method

Also Published As

Publication number Publication date
JPH02111096A (en) 1990-04-24

Similar Documents

Publication Publication Date Title
US5284548A (en) Process for producing electrical circuits with precision surface features
JP3570802B2 (en) Copper thin film substrate and printed wiring board
JP3361556B2 (en) Method of forming circuit wiring pattern
JPH02260492A (en) Patterning method and product
JPS6262551A (en) Carrier and manufacturing thereof
US6020261A (en) Process for forming high aspect ratio circuit features
JP2536604B2 (en) Copper / organic insulation film wiring board manufacturing method
JPH05251844A (en) Manufacture for flexible circuit board
JPS61177792A (en) Manufacture of flexible printed circuit board
JPH01205495A (en) Manufacture of flexible printed circuit board
JPH0823166A (en) Manufacture of multi-layer wiring substrate
JPS60167306A (en) Manufacture of printed coil
JPS63303730A (en) Polyether imide film metallized with metallic thin film
JP4252227B2 (en) Manufacturing method of double-sided flexible circuit board
WO1988005990A1 (en) Cladding of substrates with thick metal circuit patterns
JPH02303086A (en) Manufacture of printed wiring board, and sputter deposition equipment and copper-clad laminate therefor
JP2790884B2 (en) Method of forming conductor pattern
JP2530678B2 (en) Method of manufacturing printed circuit board
JP2875029B2 (en) Method for manufacturing multilayer thin film substrate
JPH02188987A (en) Material for wiring board and manufacture thereof
JPH0551197B2 (en)
JPH05102640A (en) Formation of pattern
JPH03203394A (en) Manufacture of insulating substrate with thin metallic layer and manufacture of wiring board using insulating substrate manufactured thereby
JPH10190198A (en) Manufacture of printed wiring board
JPH0864930A (en) Manufacture of printed wiring board