JPH03173218A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH03173218A JPH03173218A JP1313862A JP31386289A JPH03173218A JP H03173218 A JPH03173218 A JP H03173218A JP 1313862 A JP1313862 A JP 1313862A JP 31386289 A JP31386289 A JP 31386289A JP H03173218 A JPH03173218 A JP H03173218A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- constant current
- output pulse
- width
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 238000010277 constant-current charging Methods 0.000 claims abstract description 5
- 238000007600 charging Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 101100328360 Schizosaccharomyces pombe (strain 972 / ATCC 24843) clr1 gene Proteins 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はパルス発生回路に関するものである。
第３図は従来のパルス発生回路の回路図で。
モノステープルマルチバイブレータ（ＭＭＶ）ｋ ２つ
有す。各々のＭＭＶは独立ＶＣ外付けＣＲの＠定数を持
ち、入力パルスをトリ力とし、ＭＭＶ端子はそれぞれの
時定数で減衰前作を行う。
有す。各々のＭＭＶは独立ＶＣ外付けＣＲの＠定数を持
ち、入力パルスをトリ力とし、ＭＭＶ端子はそれぞれの
時定数で減衰前作を行う。
第４図に第３図の回路のパルス廼生助作を示すタイミン
グチャートである。ａで示す入力トリガが入ると、その
立ち上がりエツジをきっかけにτ１” ＣＬＲｌなる時
定数でＭＭＶＩの澗子超圧は減衰を始める。
グチャートである。ａで示す入力トリガが入ると、その
立ち上がりエツジをきっかけにτ１” ＣＬＲｌなる時
定数でＭＭＶＩの澗子超圧は減衰を始める。
ｂに示す内部スレッショルドｖ１の位置よりτ２−０Ｑ
ＲＱ なる時定数を持つＭＭＶ２ にトリガがかかり
、ＯＫ示す電位ｖ２ なるスレッショルド筐での間の
パルスを出力する。出力パルスの入力トリガからの位［
ｔａはτＩＶｃ′Ｃ１出力パルス幅ｔｗはτ２にて調整
を行う為、出力パルスの位置と幅は各々独立ＶＣｖ＠整
可能となる。
ＲＱ なる時定数を持つＭＭＶ２ にトリガがかかり
、ＯＫ示す電位ｖ２ なるスレッショルド筐での間の
パルスを出力する。出力パルスの入力トリガからの位［
ｔａはτＩＶｃ′Ｃ１出力パルス幅ｔｗはτ２にて調整
を行う為、出力パルスの位置と幅は各々独立ＶＣｖ＠整
可能となる。
従来のパルス発生回路は以上の様ＶＣ構成されていたの
で、入力） ＩＪ力で・らの出力パルスの位置と幅を任
意に設定することが可能ではあるが、時間の調整をＣＲ
の時定数ｆｉ衰にて行っている為、制一端子に対しリニ
アな調整が出来ないこと、出力パルス幅の調整は出力パ
ルス立上がり位置より行われ、パルスのセンター位置を
中心に幅の調整が出来ないこと、さらに、外付は端子１
ｃＶｉ、各端子に抵抗とコンデンサが必要であり部品点
数として多いことといった欠点があった。
で、入力） ＩＪ力で・らの出力パルスの位置と幅を任
意に設定することが可能ではあるが、時間の調整をＣＲ
の時定数ｆｉ衰にて行っている為、制一端子に対しリニ
アな調整が出来ないこと、出力パルス幅の調整は出力パ
ルス立上がり位置より行われ、パルスのセンター位置を
中心に幅の調整が出来ないこと、さらに、外付は端子１
ｃＶｉ、各端子に抵抗とコンデンサが必要であり部品点
数として多いことといった欠点があった。
この発明は上記の様な欠点を解決する為になされたもの
で、出力パルスの位置と幅をリニアＶＣ調整出米、出力
パルス幅は、そのパルスセンター位置を中心に調整可能
であり、さらに制画端子に必要な外付は部品点数？減ら
したパルス発生回路を得ることを目的とする。
で、出力パルスの位置と幅をリニアＶＣ調整出米、出力
パルス幅は、そのパルスセンター位置を中心に調整可能
であり、さらに制画端子に必要な外付は部品点数？減ら
したパルス発生回路を得ることを目的とする。
〔課題をＰＩ４８するための手段〕
この発明のパルス発生回路は、内ｄくコンデンサへの定
電流充電電位にＸＶ して設けた２つのスレッショルド
電位ｔ１外部端子より制−可能な基準電位を中心に設定
することが出来る回ＦＭｌｋ設けたものでるる。
電流充電電位にＸＶ して設けた２つのスレッショルド
電位ｔ１外部端子より制−可能な基準電位を中心に設定
することが出来る回ＦＭｌｋ設けたものでるる。
この発明における可変スレツシ−ヨルド電位設定回路は
、出力パルスの位置と幅をリニア［ｆｉｌ＋副出米、幅
はセンター位置を中心に調整可能でかつ外付１ｌｉＩＪ
＃ ｇ（Ｓ品点数が減らせられる。
、出力パルスの位置と幅をリニア［ｆｉｌ＋副出米、幅
はセンター位置を中心に調整可能でかつ外付１ｌｉＩＪ
＃ ｇ（Ｓ品点数が減らせられる。
以下、この発明の一実施例を図について説明する。
第１図は、この発明の一実施例であるパルス珀生回路の
回路図で、図において、［ｌ）ぽトリガパルス入力、・
２１け内部で疋めた定電流源、・３１はバッファアンプ
、：４）ｒ１基基準位制御ｌＩｌ端子、ｔｉｌｌ’！可
変ｉＫ流源制副端子、 、６１ 、 ＋７１は可変′ｉ
［流源、（８）に内部コンデンサ、１９１ 、 ＱＯＩ
は比較器で、それぞれ４）の基準砥位金もとに＋６１
、 ＋？ｌと抵抗Ｒで定筐る上下の２つのスレッショル
ド電圧が入力される。
回路図で、図において、［ｌ）ぽトリガパルス入力、・
２１け内部で疋めた定電流源、・３１はバッファアンプ
、：４）ｒ１基基準位制御ｌＩｌ端子、ｔｉｌｌ’！可
変ｉＫ流源制副端子、 、６１ 、 ＋７１は可変′ｉ
［流源、（８）に内部コンデンサ、１９１ 、 ＱＯＩ
は比較器で、それぞれ４）の基準砥位金もとに＋６１
、 ＋？ｌと抵抗Ｒで定筐る上下の２つのスレッショル
ド電圧が入力される。
ｔｉｌｌは出力端子ｔｅａに出刃パルスを生じさせる一
理処理回詰である。
理処理回詰である。
次に動作について説明する。
入力トリガが入るとトランジスタＳＷはＯＮＬ、内部コ
ンデンサの充電電位は０ （Ｖ）となる。トリガパルス
山がＯＦＦ後トランジスタ８Ｗは０ＩＦＩＦ トなり、
内部コンデンサＦ′ｉ、内部固定の定電流源１！）で定
められた定電流により充電され始める為コンデンサ端子
電位Ｖｃ は時間と共に第３図ｂＫ示す様に直線的に増
加していく。比較！ａ＋９１゜＋１０１のスレッショル
ド電位Ｖ’Ｈ、’Ｉ７ＬはそれぞれＶＨ−Ｖｒｔ３ｆ
＋ Ｘ・Ｒ−−−−−■ＶＬ＝Ｖｒｅｆ −１−Ｒ−−
−−−■で定まる為、ＶＣがこの２つのスレッショルド
金積切る時間のみ出力パルスカ；発生する様な論理回路
ｄｌｌを設置しておけば、第８図Ｃの様な出刃パルスか
り２Ｉより得られる。
ンデンサの充電電位は０ （Ｖ）となる。トリガパルス
山がＯＦＦ後トランジスタ８Ｗは０ＩＦＩＦ トなり、
内部コンデンサＦ′ｉ、内部固定の定電流源１！）で定
められた定電流により充電され始める為コンデンサ端子
電位Ｖｃ は時間と共に第３図ｂＫ示す様に直線的に増
加していく。比較！ａ＋９１゜＋１０１のスレッショル
ド電位Ｖ’Ｈ、’Ｉ７ＬはそれぞれＶＨ−Ｖｒｔ３ｆ
＋ Ｘ・Ｒ−−−−−■ＶＬ＝Ｖｒｅｆ −１−Ｒ−−
−−−■で定まる為、ＶＣがこの２つのスレッショルド
金積切る時間のみ出力パルスカ；発生する様な論理回路
ｄｌｌを設置しておけば、第８図Ｃの様な出刃パルスか
り２Ｉより得られる。
トリガパルスからの位置ｔｔａ、出力パルス幅をｔｗと
すると で表わされる。
すると で表わされる。
別ａＩ端子１４：によりＶｒｅｆ １ｔ、観劇端子−６
１により工を可変出来るので、ｔａ 、及びｔｗ は各
々独立に調整出来、かつ％ｔｗはＶｒｅｆで定めたパル
ス位置の中心より設定出来ることになる。
１により工を可変出来るので、ｔａ 、及びｔｗ は各
々独立に調整出来、かつ％ｔｗはＶｒｅｆで定めたパル
ス位置の中心より設定出来ることになる。
さらに内部Ｃへの定電流充電は直線的に行われるので・
４１ 、１６１による出力パルス位置と幅の別画はリニ
アに行なえることになる。
４１ 、１６１による出力パルス位置と幅の別画はリニ
アに行なえることになる。
さらに、端子には１ｌｉｌｌａ電圧を加えるのみで良い
から、外付は部品を数点付ける必要はなくなる。
から、外付は部品を数点付ける必要はなくなる。
なお、上記実施例では、入力トリガパルスより位置と幅
が可変のパルス発生回路について説明したが、このパル
ス発生回路はパーストゲートパルスの他１位置とｍｅ調
整する必要のある全てのサンプリングパルス発生回ＦＮ
ＩＶＣ対してもシロ用が可能である。
が可変のパルス発生回路について説明したが、このパル
ス発生回路はパーストゲートパルスの他１位置とｍｅ調
整する必要のある全てのサンプリングパルス発生回ＦＮ
ＩＶＣ対してもシロ用が可能である。
〔発明の効果〕
以上の様に、この発明によれば内部コンデンサへの定電
流充電電位に対し外ｆｆ１ｓよりスレッショルドレベル
をリニアに調整出来る回路としたので、出力パルスの位
置上幅をリニアＶＣ詞食出４゜ 米、幅はセンター位置からの調整が出来かっ、端子外付
は部品が少なくてすむという効果がある。。
流充電電位に対し外ｆｆ１ｓよりスレッショルドレベル
をリニアに調整出来る回路としたので、出力パルスの位
置上幅をリニアＶＣ詞食出４゜ 米、幅はセンター位置からの調整が出来かっ、端子外付
は部品が少なくてすむという効果がある。。
第１図はこの発明の一実施例を示すパルス発生回路の回
路図、第２図は第１図の回路の波形図、第８図は従来の
パルス発生回路図、第４図げ嘉３図の回路の波形図であ
る。 １１人カトリガパルス、Ｌ２＋ 、 １６） 、 １７
１定戒流源、＋３１バンフアアンプ、１４）基準電圧調
整端子１，６）定ｉ［流源調整端子、（８）コンデンサ
、 ｉｔ 、 （ｌＵｌ比較器、Ｕυ論理処理回路、（
１２１出カバに；Ｚ、、 Ｑ３１ＭＭＶｌ 、Ｑ４１Ｍ
ＭＶ２、（１５１時定数１．０ｆ１時定数２゜図中、同
一符号に同一 又に相当部分を示す。
路図、第２図は第１図の回路の波形図、第８図は従来の
パルス発生回路図、第４図げ嘉３図の回路の波形図であ
る。 １１人カトリガパルス、Ｌ２＋ 、 １６） 、 １７
１定戒流源、＋３１バンフアアンプ、１４）基準電圧調
整端子１，６）定ｉ［流源調整端子、（８）コンデンサ
、 ｉｔ 、 （ｌＵｌ比較器、Ｕυ論理処理回路、（
１２１出カバに；Ｚ、、 Ｑ３１ＭＭＶｌ 、Ｑ４１Ｍ
ＭＶ２、（１５１時定数１．０ｆ１時定数２゜図中、同
一符号に同一 又に相当部分を示す。
Claims (1)
- 第１の基準電圧とこの基準電圧に接続された第１の定電
流源、及び抵抗器とを備え、前記第１の基準電圧を中心
に上下２つの電位をスレッショルド電圧とする第１、第
２の比較器に外部トリガ入力後定電流充電を行うコンデ
ンサ電圧を入力し、前記２つのスレッショルド電圧の間
のみパルスを出力させるパルス発生回路において、前記
第１の基準電圧と第１の定電流源をそれぞれ外部より制
御可能である様にしたことを特徴とするパルス発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313862A JPH03173218A (ja) | 1989-11-30 | 1989-11-30 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313862A JPH03173218A (ja) | 1989-11-30 | 1989-11-30 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03173218A true JPH03173218A (ja) | 1991-07-26 |
Family
ID=18046402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313862A Pending JPH03173218A (ja) | 1989-11-30 | 1989-11-30 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03173218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010525747A (ja) * | 2007-04-23 | 2010-07-22 | クゥアルコム・インコーポレイテッド | 粗タイミング源から微細タイミングを発生する装置及び方法 |
-
1989
- 1989-11-30 JP JP1313862A patent/JPH03173218A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010525747A (ja) * | 2007-04-23 | 2010-07-22 | クゥアルコム・インコーポレイテッド | 粗タイミング源から微細タイミングを発生する装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9692306B2 (en) | Systems and methods for voltage regulation of primary side regulated power conversion systems with compensation mechanisms | |
| JPH04223614A (ja) | パルス幅変調器 | |
| JP2001320250A (ja) | オフセット補正回路、オフセット補正電圧生成回路、および積算回路 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPH03173218A (ja) | パルス発生回路 | |
| US3986047A (en) | Ramp release and reset circuit for a three phase voltage regulator | |
| US4760319A (en) | Circuit for removing unwanted slope transitions from an incoming signal | |
| JPH0364207A (ja) | パルス発生回路 | |
| JPH0514150A (ja) | 可変遅延装置 | |
| JPH0219649B2 (ja) | ||
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| JPH0419502Y2 (ja) | ||
| JPH0430813Y2 (ja) | ||
| KR101398586B1 (ko) | 커패시터 충전 시간을 이용한 입력전압에 반비례하는 출력전압 회로 | |
| CN115567044A (zh) | 占空比校正器电路以及相关设备和方法 | |
| JPS6139651A (ja) | クロツク位相微調回路 | |
| JPS5922438A (ja) | 両極性アナログ−周波数変換回路 | |
| KR910009045Y1 (ko) | 신호 및 잡음 검출회로 | |
| KR900000867Y1 (ko) | 평활회로에 의한 정극성 및 부극성 수평동기 신호의 공용처리회로 | |
| JPH0322611A (ja) | パルス発生回路 | |
| SU572908A1 (ru) | Амплитудно квантующий компаратор | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
| JPS59128821A (ja) | デユ−テイ補正回路 | |
| JPS62188516A (ja) | 遅延回路 | |
| JPS6240819A (ja) | しきい値電圧検出回路 |