JPH03172941A - 障害情報収集方式 - Google Patents

障害情報収集方式

Info

Publication number
JPH03172941A
JPH03172941A JP1310652A JP31065289A JPH03172941A JP H03172941 A JPH03172941 A JP H03172941A JP 1310652 A JP1310652 A JP 1310652A JP 31065289 A JP31065289 A JP 31065289A JP H03172941 A JPH03172941 A JP H03172941A
Authority
JP
Japan
Prior art keywords
power
service processor
information
error display
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1310652A
Other languages
English (en)
Inventor
Masatoshi Aizawa
相澤 雅利
Masanori Sugiwaki
杉脇 昌功
Takashi Kinoshita
孝 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP1310652A priority Critical patent/JPH03172941A/ja
Publication of JPH03172941A publication Critical patent/JPH03172941A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の障害情報収集方式に係り、特に
、fIi源切餅切断入の再試行により回復可能なfr1
g障害及びサービスブロゼッサハードコア障害の間欠障
害に対して好適な、情報処理装置の障害情報収集方式に
関する。
〔従来の技術〕
一般に情報処理装置では、障害を検出した場合、障害情
報をファイルに格納して保存することにより、正確な障
害解析に役立てている。
しかし、電源投入時のit#Xエラーや各種センサ類の
異常、サービスプロセッサのハードコアエラーは、サー
ビスプロセッサ内のファイルに格納できない為、LED
などにその詳細なエラー情報を表示して、障害の解析を
行っている。
第4図は、電源投入時の電源エラーについて従来の構成
例を示したものである。
情報処理装W15内には、1!g3があり、情報処理装
置の電源制御を司どる電源制御装置!20には、電源3
と接続されている電源制御回路22がある。
電源投入時、要求が電源投入スイッチ2を通してマイク
ロプロセッサ25へ送られ、マイクロプロセッサ25内
のプログラムが電源制御回路22を通して電源3の投入
を行う、ここで電源障害を検出したら、エラー表示回路
23を通してエラー表示器1に詳細なエラー情報を表示
する。
これにより、保守員が、電源エラーの障害解析を行うこ
とができる。
電源制御装置のスティタス(エラー情報を含む)をパネ
ル上に表示するものとしては、例えば時開62−235
617号公報が挙げられる。
〔発明が解決しようとする課題〕
上記従来技術は、保守員に対してのもので、実際オペレ
ータは、エラー表示器の内容もチエツクせず、電源切断
、投入の再試行を行うケースが多く、この再試行によっ
て障害が再現しない間欠障害の場合、障害情報が収集で
きないという問題点があった。
本発明の目的は、障害発生時の電源切断、投入の再試行
の際、エラー表示器に表示されている障害情報を退避し
、サービスプロセッサ内のファイルに格納する方式を提
供することにある。
〔課題を解決するための手段〕
上記目的は、電源制御装置内に障害情報退避手段を設け
、電源制御装置とサービスプロセッサ間のデータ転送手
段を設けると共に、電源制御装置。
サービスプロセッサ双方の制御プログラムに上記手段を
使用した障害格納処理を付加することで達成される。
〔作用〕
電源制御装置内の電源投入プログラムは、電源投入要求
を受けとると、エラー表示回路内の障害情報をRAM又
は、レジスタに退避し、そののちサービスプロセッサの
電源投入を指示し、サービスプロセッサが立ち上げ処理
を終了し、ファイルアクセス可能となった時点で電源制
御装置内に退避しである障害情報を、電源制御装置・サ
ービスプロセッサ間データ転送手段を使用して、サービ
スプロセッサに転送する。サービスプロセッサ内の立ち
上げ処理プログラムは、この障害情報を編集して、サー
ビスプロセッサ内のファイルに格納する。これにより、
エラー表示器上に表示されている障害情報も収集するこ
とができる。
〔実施例〕
以下、本発明の一実施例について図面により説明する。
第1図は本発明の一実施例のブロック図である。
情報処理装置5には1本発明に関する楕成としてサービ
スプロセッサ10と電源3がある。また情報処理装置の
コンソール等(図示せず)には、エラー表示器1.電源
投入スイッチ2がある。
サービスプロセッサ10は情報処理装置5の保守を行う
ものであり、マイクロプロセッサSll、ファイル制御
回路13.インタフェイス制御回路S12゜障害情報蓄
積ファイル4を有する。
サービスプロセッサ10のマイクロプロセッサS11に
は各種の処理を実行するためのプログラムが内蔵されて
いるが、該プログラムに障害情報格納制御プログラムを
付加する。マイクロプロセッサSllは情報処理装置5
とは独立に動作し、障害情報格納制御プログラムに基づ
いて、ファイル制御回路13.インタフェイス制御回路
S12を制御する。
ファイル制御回路S13は障害情報蓄積ファイル4と接
続されて−おり、マイクロプロセッサSllの制御下で
障害情報蓄積ファイルの読取り/書込みを行う。
インタフェイス制御回路S12はマイクロプロセッサS
llの制御下で電源制御装置20内のインタフェイス制
御回路P21.マイクロプロセッサP25と連動してR
AM24のデータ読取り/書込みを行う。
電源制御装置20は情報処理装置5の電源制御。
環境異常監視などを行うものであり、マイクロプロセッ
サP25. RAM24.エラー表示回路23.電源制
御回路22.インタフェイス回18P21を有する。
11tt源制御装置20のマイクロプロセッサP25に
は、電源制御、環境異常監視などを実行するプログラム
が内蔵されるが、該プログラムの電源投入プログラムに
障害情報収集処理を付加する。
マイクロプロセッサP25は障害処理装置5とは独立に
動作し、電源投入プログラムに基づいて、エラー表示回
路23. RAM24.電源制御回路22゜インタフェ
イス制御回路21を制御する。
電源制御回路22は、情報処理装置5内のt!!源3と
接続されており、マイクロプロセッサP25の制御下で
情報処理装置5の電源投入、Wi源障害チエツクを行う
RAM24は、マイクロプロセッサP25の制御下で障
害情報の退避用エリアとして使用する。
エラー表示回路23はエラー表示器1と接続されており
、マイクロプロセッサP25の制御下で、オペレータ、
保守員に対して障害情報の表示を行う。
インタフェイス制御回路P21は、マイクロプロセッサ
P25の制御下で前述した処理を行う。
第2図は、電源制御装置20内のマイクロプロセッサP
25の”[!源投入プログラムのフローチャート、であ
る。この11crA投入プログラムは、電源投入スイッ
チ2を通して情報処理装置5の電源投入要求がマイクロ
プロセッサP25へ送られることで動作を開始する。
第3図は、サービスプロセッサ10内のマイクロプロセ
ッサSllの立ち上げ処理プログラムのフローチャート
である。この立ち上げ処理プログラムは、電源3の投入
により起動される。
以下第2図、第3図に従って第1図の動作を説明する。
まず、電源制御装置20内について説明すると、電源投
入要求があると、エラー表示回路23内の障害情報をR
AM24へ退避する(ステップ100)。
そしてエラー表示回路23を介してエラー表示器1上の
エラー情報をクリアする(ステップ101)。
次に、電源制御回路22を介して情報処理装置5内の電
源3の投入を指示する(ステップ102)。
この時、電源制御回路22を介して電′g3が正常に投
入されたかをチエツクする(ステップ103)。
正常であれば、サービスプロセッサ10が立ち上げ処理
終了後RAM24の障害情報読取りを要求するから、そ
の要求処理に答える(ステップ104)。
異常であれば、エラー表示回路23を介してエラー表示
器1に障害の詳細情報を表示する(ステップ105) 
次にサービスプロセッサ10内について説明する。
サービスプロセッサ10自身の立ち上げ処理(ステップ
200)を行い、そののち障害情報蓄積ファイル4がア
クセス可能になった時点で電源制御装置20内のRAM
24から障害情報を読取る(ステップ201) 、そし
て読取った障害情報を編集して、ファイル制御回路13
を介して障害情報蓄積ファイル4に格納する(ステップ
202)。続いてシステムの立ち上げ処理を行う(ステ
ップ203)。
以上実施例では、エラー表示器1上に表示される障害は
、電源投入エラーであったが、他に電源投入前に行う環
境センサエラーや、サービスプロセッサのハードコアエ
ラーも含める。
また障害退避エリアは、RAM24以外にサービスプロ
セッサから簡単にアクセスできるレジスタであってもよ
い。
人手による電源切断/投入による再試行でなく電源制御
袋″1120内のマイクロプロセンサP25自身による
再試行処理を行う場合でも、上記手段に対してマイクロ
プロセッサP25のプログラムのわずかな処理追加で、
検出した障害情報ファイルに格納することができる。
〔発明の効果〕
以上説明したように、本発明によれば、電源切断/投入
による再試行により回復できる電源障害およびサービス
プロセッサのハードコア障害の間欠障害に対して、確実
に障害情報のファイル格納が行え、固定障害要因の早期
検出を可能とする。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は第1
図における電源制御装置内の電源投入プログラムの処理
フロー図、第3図は第1図におけるサービスプロセッサ
内の立ち上げ制御プログラムの処理フロー図、第4図は
従来の電源投入時のエラー処理を示すブロック図である
。 1・・・エラー表示器。 2・・・電源投入スイッチ、 3・・・電源、 4・・・障害情報蓄積ファイル、 5・・・情報処理装置。 lO・・・サービスプロセッサ、 11・・・マイクロプロセッサS、 12・・・インタフェイス制御回路S、13・・・ファ
イル制御回路。 20・・・電源制御装置。 21・・・インタフェイス制御回路P、22・・・電源
制御回路、 23・・・エラー表示回路、 24・・・RAM。 25・・・マイクロプロセッサP・

Claims (1)

    【特許請求の範囲】
  1. 1、電源制御装置とサービスプロセッサと電源制御エラ
    ー及びサービスプロセッサのハードコアエラーを表示す
    るエラー表示器を有する情報処理装置において、電源投
    入による立ち上げ時、エラー表示内容を電源制御装置内
    に退避する手段と、サービスプロセッサの立ち上げ完了
    時に上記退避したエラー情報をファイルに格納する手段
    とを設けたことを特徴とする障害情報収集方式。
JP1310652A 1989-12-01 1989-12-01 障害情報収集方式 Pending JPH03172941A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1310652A JPH03172941A (ja) 1989-12-01 1989-12-01 障害情報収集方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1310652A JPH03172941A (ja) 1989-12-01 1989-12-01 障害情報収集方式

Publications (1)

Publication Number Publication Date
JPH03172941A true JPH03172941A (ja) 1991-07-26

Family

ID=18007824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1310652A Pending JPH03172941A (ja) 1989-12-01 1989-12-01 障害情報収集方式

Country Status (1)

Country Link
JP (1) JPH03172941A (ja)

Similar Documents

Publication Publication Date Title
JPH08297598A (ja) 計算機システム解析装置
JP3348479B2 (ja) 異常処理装置及び異常処理方法
JPH03172941A (ja) 障害情報収集方式
JPH0962626A (ja) 分散処理システムのオンラインテスト方法
JP3459898B2 (ja) 組み込みシステムの障害情報トレーサ装置
JPH10240705A (ja) 障害統合管理装置
JP2737966B2 (ja) 電子部品実装機故障診断方法
JPH06332744A (ja) 情報処理装置の試験方法
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPS62139050A (ja) 保守診断処理装置管理による命令試験方式
JPH10260870A (ja) システム起動/終了制御装置
JPH03113945A (ja) 障害監視処理方式
JPH01309157A (ja) 処理装置の制御方法
JPH0662089A (ja) 通信システムにおける障害情報採取方法
JPH0773076A (ja) トレース情報採取方式
JPH03123944A (ja) サービスプロセッサ
JPH04243431A (ja) 障害処理機能の評価方式
JPH02193201A (ja) プラント監視装置
JPS59168529A (ja) イニシヤル・プログラム・ロ−ド方式
JPS59220850A (ja) 障害情報収集装置
JPH0667921A (ja) 障害処理機能を有する情報処理装置
JPH05127941A (ja) 故障診断処理装置
JPH05197581A (ja) コンピュータシステムの障害時処理再開方式
JPH03166630A (ja) 高負荷テストにおけるジョブ監視方式
JPH0458337A (ja) 装置診断方式