JPH03167869A - 製品および電子デバイスの製造方法 - Google Patents

製品および電子デバイスの製造方法

Info

Publication number
JPH03167869A
JPH03167869A JP2275493A JP27549390A JPH03167869A JP H03167869 A JPH03167869 A JP H03167869A JP 2275493 A JP2275493 A JP 2275493A JP 27549390 A JP27549390 A JP 27549390A JP H03167869 A JPH03167869 A JP H03167869A
Authority
JP
Japan
Prior art keywords
precursor
silane coupling
coupling agent
dielectric
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2275493A
Other languages
English (en)
Inventor
Ching Ping Wong
チン ピン ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH03167869A publication Critical patent/JPH03167869A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H01L21/02288Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating printing, e.g. ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Paints Or Removers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業−ヒの利用分野コ 本発明は電子デバイスと共に使用される誘電体に関する
。更に詳細には、本発明はシリコンーポリイミド絶縁層
に関する。
[従来の技術] 例えば、米国、フロリダ州のポカレイトン(BoCa 
Raton)にあるCRC出版から1989年に発行さ
れたジェー●エッチ●ライ(J.B.La1)編著の“
電子用途のためのポリマー”の63〜92頁までに収載
されている、シー●ピー●ワング(C.P.Wong)
の「集積回路デバイスの封屯剤」に開示されているよう
に、シリコンおよびポリイミドのような有機材料は電子
部品のパッケージング、封よおよび接続などの用途に広
く使用されるようになってきた。これらの材料の多くは
、絶縁層または封止剤として使用するのに必要な、適当
な熱安定性、誘電特性、化学安定性および耐大気劣化性
を有する。このような材料は、ハイブリッド集積回路(
HIC)用の絶縁層および封止剤として特に有用である
。このハイブリッド集積回路では、一方の表面上に金属
導体パターンを有するセラミ−/ク基板にシリコンチッ
プが実装されている。
[発明が解決しようとする課題] 高電圧HICで使用するのに特に優れた絶縁層はド記に
おいて詐細に説明するシリコン−ポリイミドコポリマー
である。この材料は破壊することなく印加された高電圧
に耐える。従って、金属導体が画成されているセラミッ
ク基板と高電圧シリコンチップとの間の絶縁層として有
用である。しかし、運悪く、この材料は層剥離を起こし
易いという欠点を有する。特に、長期間使用すると、セ
ラミック基板表面Lの全導体から層剥離を起こし易い。
[課題を解決するための手段] 電子デバイスで使用するのに適した本発明の絶縁層は、
N− (2−アミノエチル−3−アミノプロピル)トリ
メトキシシランおよび3−メルカプトプ口ピルトリメト
キシシランからなる群から選択されるシランカップリン
グ剤を硬化前に混合したシリコンーポリイミドコボリマ
ーからなる。
[作用コ シリコンーポリイミドコボリマー自体は、600ボルト
程度のような高電圧にも耐えることができ、誘電体とし
て特に優れていることが知られている。シランカップリ
ング剤と共に使用すると、このコボリマーはシリコン、
セラミックおよび金導体に対して強く接着する。その結
果、高電圧シリコンチップをセラミック基板の金属導体
から分離するためにハイブリッド集積回路で使用する場
合、絶縁層として極めて長い寿命を有するものと期待で
きる。下記に詳細に説明するように、このような装置に
ついては厳しいテストを行った。本発.明のシランカッ
プリング剤を使用しない場合、シリコン−ポリイミドコ
ポリマーの層剥離を必ず起こす。これに対して、本発明
のシランカップリング剤を使用した場合、前記テストで
は、このようなコポリマーの信頼しうる接着性が確認さ
れる。
〔実施例〕
以下、図面を参照しながら本発明を更に詳細に説明する
第1図を参照する。第1図はシリコンチップl2が実装
されているハイブリッド集積回路10の模式図である。
言うまでもなく、この図は正確な縮尺に従うて作図され
たものではなく、実際には、関連部品の構造および機能
を説明するために、正確な寸法に対して著しく変形され
ている。シリコンチップ12の内部には多数の高電圧電
子デバイスが画成されている。このような高電圧電子デ
バイスは例えば、当業者に公知のゲーテッドダイオード
クロスポイントスイッチ( G D S )などである
。このGDSは一般的に、600ボルト以上の電圧を発
生する。このシリコンチップは半田部材14によりセラ
ミック基板に実装される。この半田部材には鉛および/
または当業者に“ソルダバンプス”と呼ばれる元素類か
らなる半田を使用することができる。複数本の金属導体
15により電子回路がセラミック基板の上面に画成され
ている。
この金属導体は一般的には金であるが、金の外部メッキ
を有するものであってもよい。導体l5はシリコン−ポ
リイミドコポリマーの絶縁層17によりシリコンチフプ
l2から絶縁されていることは当業者に公知である。第
2図を参照する。従来のシリコンーポリイミドコボリマ
ーは矢線18の下に示された化学式を何する。
絶縁層17は一般的に、シリコンチップ12をソルダパ
ンプス14に接合する前にスクリーン印刷することによ
り、セラミック基板11の表面−Lに被着される。絶縁
層はチップ12のド而に接触するのに十分な厚さのもの
であるか、または、図示されているように僅かな隙間を
残すために若干薄いものであることもできる。本発明に
よれば、シリコン−ポリイミドコポリマーは、被着前に
、N− (2−アミノエチル−3−アミノプロピル)ト
リメトキシシランおよび3−メルカプトプロビルトリメ
トキシシランからなる群から選択されるシランカップリ
ング剤と混合される。シランカップリング剤は得られた
混合物の重母を基準にして、0.2〜1.6%を構成す
る。特に、シランカップリング剤を0.2、0.4、0
.8および1.6wt%、それぞれ含有する4種類の好
結果をもたらす混合物を作製した。これら4種類の混合
物の各々について、フレオンTMC (フレオンTFの
登録商標で知られているクロロフルオ口カーボンと塩化
メチレン溶剤との混合物)中で1時間煮沸することによ
り、金導体を有するセラミック基板に対する接着性をテ
ストした。フレオンTMCは米国、デラウエア州のウイ
ルミントンに所在のデュポン社から市販されている。こ
れらサンプルの全てについて層剥離は全く認められなか
ったか、または、シランカップリング剤を含有しないシ
リコン−ポリイミドコポリマーの比較サンプルよりも層
剥離が著しく少なかった。シランカップリング剤を0.
8および1.8wt%含有するサンプルは0.2および
0.4wt%含有するサンプルよりも僅かに優れていた
。所望ならば、多量のシランカップリング剤を使用する
こともできるが、1.6wt%よりも多く使用しても何
の利益もないものと思われる。また、シランカップリン
グ剤はシリコン−ポリイミドコポリマーよりも遥かに高
価なので、誰もシランカップリング剤を1.6wt%よ
りも多く使用するようなことはしないであろう。
四に、過剰量のシランカップリング剤はコポリマーの絶
縁信頼性を低ドさせることがある。従って、原則的に、
著しく優れた結果を得るには少なくとも0.2wt%以
上のシランカップリング剤を使用すべきであり、最大の
改善効果を得るには0. 8wt%以上のシランカップ
リング剤を使用しなければならない。良好な実用的改善
を得るにはシランカップリング剤を0.2〜1.6wt
%の範囲内で使用しなければならない。
試用されたシランカップリング剤は両方とも、シリコン
−ポリイミドコポリマーのシロキサン部分と反応すると
思われるメトキシ官能基を有する。
試用されたシランカップリング剤の一方はアミノ′I)
゛能)Lを自゛シ、他方はメルカプト官能基を打する。
これら官能基は何れも金メッキ基板と接合を起こすもの
と思われる。従って、本発明によれば、コボリマーと金
メッキ基板との間に緊密で連続的な接合を得ることがで
きる。
17f記の全てのテストで使用されたシリコンーポリイ
ミドコボリマーは米国、ニュージャージー州のラーウエ
イに所在するM&T社から市販されている“M&Tリラ
イーイミド600”と呼ばれるものである。第2図はシ
リコン−ポリイミドコポリマーを製造するのに使用され
る反応の代表例である。第2図の上の反応式を参照する
。出発物質は3.3’ .4.4’−ビフェニルテトラ
ヵルボン酸●二無水物またはペンゾフェノン●二無水物
(+記号の左側の式であり、BPDAで示されている)
およびメチレンジアニリン(+記号の右側の式であり、
MDAで示されている)である。これら出発物質のうち
の70%を、N−メチルピロリジノン(NMPで示され
ている)溶剤に混合された30%のビスーガンマーアミ
ノプロピノレテトラメチルジシロキサン(G′APDで
示されている)と混合する。矢線19はA−B−Aタイ
プ(酸アミド)の生成反応を示す。これを100゜Cで
1時間、その後200℃で2時間硬化させる。この反応
は失線18で示される。この反応により矢線l8の下部
に示されるシリコンポリマーのコポリマーがlL成する
。砂化時間は硬化温度に逆比例して変化する。例えば、
最終の硬化は200℃で2〜3時間か、または、150
℃で約4時間にわたって行われる。最初の硬化は100
゜Cで行うことが推奨されるが、必須要件ではない。
言うまでもなく、本発明によれば、シランカップリング
剤は硬化前にA−B−Aタイプの先駆体と混合される。
所期の効果を得るのに必要なシランカップリング剤の割
合は粘度、なかんずく硬化前のスクリーン印刷適性に悪
影響を及ぼさないばかりか、硬化後に機械特性および接
着性以外のその他の特性に悪影響を及ぼさないような十
分に低い値である。
本発明の特定の絶縁層の実施例は、当業者に明らかなよ
うに、中に本発明を例証するためのものであり、本明細
書に開示された材料の優れた接着phと優れた誘電特性
は、この材料を電子デバイスの封IL剤として使用する
のに特に適している。本発明にもとることなく様々な実
施例および変更を為し得ることは当業者に自明である。
[発明の効果コ 以L説明したように、従来から誘電体として使用されて
きたシリコン−ポリイミドコポリマーに特定のシランカ
ップリング剤を混合することにより、このコポリマーは
シリコン、セラミックおよび金導体に対して強く接着す
る。その結果、高電圧シリコンチップをセラミック基板
の金属導体から分離するためにハイブリッド集積回路で
使用する場合、絶縁層として極めて長い寿命を有する。
【図面の簡単な説明】
第1図は本発明の例証的実施例により作製された絶縁層
で使用するハイブリッド集積四路の一部の模式的断面図
である。 第2図は本発明で使用できるシリコンーボリイドコボリ
マーを生成するのに使用される化学反応式である。

Claims (11)

    【特許請求の範囲】
  1. (1)電子デバイスと、該電子デバイスに接触する誘電
    体とからなり、該誘電体はシリコン−ポリイミドコポリ
    マーである製品において、 前記誘電体はN−(2−アミノエチル−3−アミノプロ
    ピル)トリメトキシシランおよび3−メルカプトプロピ
    ルトリメトキシシランからなる群から選択されるシラン
    カップリング剤を0.2〜1.6wt%含有することを
    特徴とする製品。
  2. (2)誘電体は電子デバイスをセラミック基板から分離
    するための絶縁層を構成し、また、セラミック基板はそ
    の一方の表面上に導体を有することを更に特徴とする請
    求項1の製品。
  3. (3)電子デバイスは半導体チップであり、誘電体はセ
    ラミック表面およびセラミック基板の導体の両方に接着
    することを更に特徴とする請求項2の製品。
  4. (4)シリコン−ポリイミドコポリマーは硬化後に下記
    の式 ▲数式、化学式、表等があります▼ で示されるタイプのものであることを更に特徴とする請
    求項3の製品。
  5. (5)基板表面に導体を形成し;シリコン−ポリイミド
    コポリマー先駆体を生成し;導体上に先駆体を被着し;
    そして加熱することにより先駆体を硬化してシリコン−
    ポリイミドコポリマーを生成する工程からなる電子デバ
    イスの製造方法において、被着工程の前に、N−(2−
    アミノエチル−3−アミノプロピル)トリメトキシシラ
    ンおよび3−メルカプトプロピルトリメトキシシランか
    らなる群から選択されるシランカップリング剤を先駆体
    と混合し、該混合により先駆体がシランカップリング剤
    を0.2〜1.6wt%含有することを特徴とする電子
    デバイスの製造方法。
  6. (6)硬化工程は、先駆体を100℃で約1時間加熱し
    、その後、約200℃で約2時間加熱する工程からなる
    ことを更に特徴とする請求項5の製造方法。
  7. (7)被着工程は先駆体をスクリーン印刷することから
    なることを更に特徴とする請求項5の製造方法。
  8. (8)スクリーン印刷後、シリコンチップを前記表面に
    接合することを更に特徴とする請求項7の製造方法。
  9. (9)シランカップリング剤と混合する前の先駆体は下
    記の式、 ▲数式、化学式、表等があります▼ で示されることを更に特徴とする請求項5の製造方法。
  10. (10)硬化工程は、先駆体を100℃〜200℃の温
    度で2時間〜5時間加熱する工程からなることを更に特
    徴とする請求項9の製造方法。
  11. (11)先駆体はシランカップリング剤を少なくとも0
    .8wt%含有することを更に特徴とする請求項10の
    製造方法。
JP2275493A 1989-11-20 1990-10-16 製品および電子デバイスの製造方法 Pending JPH03167869A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44083789A 1989-11-20 1989-11-20
US440837 1989-11-20

Publications (1)

Publication Number Publication Date
JPH03167869A true JPH03167869A (ja) 1991-07-19

Family

ID=23750379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2275493A Pending JPH03167869A (ja) 1989-11-20 1990-10-16 製品および電子デバイスの製造方法

Country Status (3)

Country Link
EP (1) EP0430476A1 (ja)
JP (1) JPH03167869A (ja)
KR (1) KR910009835A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121159A (en) * 1997-06-19 2000-09-19 Lsi Logic Corporation Polymeric dielectric layers having low dielectric constants and improved adhesion to metal lines
US6793759B2 (en) 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices
GB0708347D0 (en) 2007-05-01 2007-06-06 Dow Corning Polymer compositions

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58148441A (ja) * 1982-02-27 1983-09-03 Nitto Electric Ind Co Ltd 半導体装置の製造方法
US4758476A (en) * 1984-12-12 1988-07-19 Hitachi Chemical Company, Ltd. Polyimide precursor resin composition and semiconductor device using the same
US4897153A (en) * 1989-04-24 1990-01-30 General Electric Company Method of processing siloxane-polyimides for electronic packaging applications

Also Published As

Publication number Publication date
EP0430476A1 (en) 1991-06-05
KR910009835A (ko) 1991-06-28

Similar Documents

Publication Publication Date Title
Lupinski et al. Polymeric materials for electronics packaging and interconnection: An overview
US4377652A (en) Polyamide-imide compositions and articles for electrical use prepared therefrom
US5536584A (en) Polyimide precursor, polyimide and metalization structure using said polyimide
US4030948A (en) Polyimide containing silicones as protective coating on semiconductor device
US5077382A (en) Copolyimide odpa/bpda/4,4'-oda or p-pda
US5219977A (en) Tetrapolyimide film containing oxydipthalic dianhydride
CN115216264B (zh) 一种功率半导体封装用聚酰胺酸涂覆胶的制备方法
JPS59179651A (ja) 耐熱導電性銀ペ−スト組成物
JPH03167869A (ja) 製品および電子デバイスの製造方法
US6117951A (en) Polyimide composition for LOC adhesive tapes
Rabilloud Adhesives for electronics
JPS59179650A (ja) 耐熱導電性ペ−スト組成物
KR100307061B1 (ko) 전자부품용 접착테이프
JPS60178688A (ja) 高熱伝導性回路基板
CN109661719B (zh) 半导体封装回流工序用聚酰亚胺薄膜及其制备方法
JPH06104542A (ja) 金属ベース配線基板
JP2000273143A (ja) 半導体装置
JPH06345866A (ja) シロキサン変性ポリイミド樹脂
JPS62263690A (ja) 厚膜回路基板の製造方法
EP0491308B1 (en) Tetrapolyimide film containing oxydiphthalic dianhydride
JPH03159006A (ja) 耐熱性導電接着シート
JP3918269B2 (ja) 耐熱性低誘電率樹脂組成物とその製造方法、及びその耐熱性低誘電率樹脂組成物を用いた電子機器部品
GB2103633A (en) Polyamide-imide compositions for imparting electrical properties and articles produced using the compositions
JP2006282973A (ja) 接着フィルム、接着フィルム付きリードフレーム及びこれらを用いた半導体装置
JP2635621B2 (ja) 半導体装置封止用樹脂組成物