JPH03167641A - プログラムソースの性能解析方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラムソースの性能解析方式に関し，特に
パイプライン制御方式の情報処理装置におけるプログラ
ムソースの性能解析方式に関する。

〔従来の技術〕

従来のプログラムソースの性能解析方式は、実データを
入力してシミュレーションを行い、その結果から実行待
ち時間を求めていた。

〔発明が解決しようとする課題〕

上述した従来のプログラムソースの性能解析方式は、一
回の実行で求められる実行待ち時間が実データが通る経
路に限られていたので、プログラムかすべての経路を網
羅するように多くのデータを作成し何度もシミヱレーシ
ョンを実行しなげればならないという問題点がある。

本発明の目的は、多くのデータを作成し何度もシミュレ
ーションを実行しなくてもプログラムソースのすべての
経路を網羅した性能解析を行うことができるプログラム
ソースの性能解析方式を提供することにある。

〔課題を解決するための手段〕

本発明のプログラムソースの性能解析方式は、性能解析
を行うプログラムソースを記憶する第１の手段と、性能
解析を行う経路のトレース開始条件およびトレース終了
条件を記憶する第２の手段と、各命令種類毎の実行待ち
時間発生規則を複数記憶する第３の手段と、前記プログ
ラムソースが実行されるハードウェアの構戒条件を記憶
する第４の手段と、前記第１の手段から前記プログラム
ソースを入力する第５の手段と、前記第２の手段から前
記トレース開始条件および航記トレース終了条件を入力
する第６の手段と、前記第３の手段から前記実行待ち時
間発生規則を入力する第７の手段と、前記第４の手段か
ら前記ハードウエアの構成条件を入力する第８の手段と
、前記第５の手段に記憶されている前記プログラムソー
スから前記プログラムソースを構成している命令および
前２命令間の分岐関係を検出し記憶する第９の手段と、
前記第６の手段により入力された前記トレース開始条件
および前記トレース終了条件を記憶する第１０の手段と
、前記第７の手段により入力された前記実行待ち時間発
生規則を記憶する第１１の手段と、前記第８の手段によ
り入力された前記ハードウェアの構成条件を記憶する第
１２の手段と、前記第９の手段に記憶されている前記命
令および前記命令間の分岐関係と前記第１０の手段に記
憶されているｉｆ　配｝−レース開始条件および前記ト
レース終了条件とから前記トレース開始条件および前記
トレース終了条件に合致したトレース開始命令およびト
レース終了命令を検出する第１３の手段と、前記第１１
の手段に記憶されている実行待ち時間発生規則と前記第
１２の手段に記憶されているハード９エア構成条件と前
記第１３の手段により検出された前記トレース開始命令
および前記トレース終了命令とから各命令の実行待ち時
間を算出する第１４の手段と、前記第１４の手段により
算出された結果を出力する第１５の手段とを有して構成
されている， 〔実施例〕 次に、本発明の実施例について図面を参照し説明する。

第１図は本発明の一実施例のクレーム対応図である。同
実施例は性能解析を行うプログラムソースを記憶するプ
ログラムソース記憶手段１と、性能解析を行う経路のト
レース開始条件およびトレース終了条件を記憶するトレ
ース開始・終了条件記憶手段２と、各命令種類毎の実行
待ち時間発生規則を複数記憶する実行待ち時間発生規則
記憶千段３と、プログラムソースが実行されるハードウ
ェアのｉ戒条件を記憶するハードウェア構成条件記憶千
段４と、プログラムソース記憶手段■からプログラムソ
ースを入力するプログラムソース入力手段５と、トレー
ス開始・終了条件記憶千段２からトレース開始条件およ
びトレース終了条件を入力するトレース閘始・終了条件
入力千段６と、実行待ち時間発生規則記憶手段３から実
行待ち時間発生規則を入力する実行待ち時間発生規削入
力千段７と、ハードウェア構成条件記憶千段４からハー
ドウェアの構成条件を入力するハードウエア構成条件入
力千段８と、プログラムソース入力千段５に記憶されて
いるプログラムソースからプログラムソースを構成して
いる命令および命令間の分岐関係を検出し記憶する命令
・命令間分岐関係検出記憶手段９と、トレース開始・終
了条件入力千段６により入力されたトレース開始条件お
よびトレース終了条件を記憶する入力トレース開始・終
了条件記憶手段ｌＯと、実行待ち時間発生規則入力千段
７により入力された実行待ち時間発生規則を記憶する入
力実行待ち時間発生規則記憶手段１ｌと、ハードウェア
構成条件入力千段８により入力されたハードウェアの構
成条件を記憶する入力ハードウェア構成条件記憶千段１
２と、命令・命令間分岐関係検出記憶手段９に記憶され
ている命令および命令間の分岐関係と入力トレース開始
・終了条件記憶千段１０に記憶されているトレース開始
条件およびトレース終了条件とからトレース開始条件お
よびトレース終了条件に合致したトレース開始命令およ
びトレース終了命令を検出するトレース開始・終了命令
検出千段１３と、入力実行待ち時間発生規則記憶手段１
１に記憶されている実行待ち時間発生規則と入力ハード
ウェア構戒条件記憶手段１２に記憶されているハードウ
ェア構成条件とトレース開始・終了命令検出千段１３に
より検出されたトレース開始命令およびトレース終了命
令とから各命令の実行待ち時間を算出する実行待ち時間
算出手段■４と、実行待ち時間算出千段１４により算出
された結果を出力する算出結果出力千段ｌ５とから構成
されている。

第２図は第１図の実行待ち時間算出手段１４の流れ図で
ある２パイプライン処理においては、パイプラインの最
終段階で命令の実行が終了する。

これは、その結果が書込まれるレジスタである更新レジ
スタが確定されたことをも意味している。

更新レジスタは他のレジスタである参照レジスタの値に
よって確定が左右される場合があり、その場合は参照レ
ジスタの読み出しが可能でなければ更新レジスタは確定
されない。参照レジスタの読み出しが可能かどうかの情
報は、レジスタの待ち行列情報を記憶するエリア（以後
、キューと記す）より求められる。参照レジスタの待ち
行列情報がキスー内に存在する場合は、この参照レジス
タを更新する命令がまだパイプライン内にあり、この参
照レジスタは確定されていないことになる，蓼照レジス
タがキュー内に存在しない時は、この参照レジスタを更
新する命令はパイプラインを出たことになり、この参照
レジスタは確定されたことになる。

上記のことから実行待ち時間を算出するには、次のよう
に処理を行う。第１図のトレース開始・終了命令検出千
段１３よりトレース開始命令を取り出すくステップ２０
１）。次に、トレース開始命令からトレース終了命令ま
でのすべての経路を網羅するため、経路を構成するすべ
ての命令を個々に記憶する分岐スタックの領域を確保し
、取り出した命令をその分岐スタックに格納するくステ
ップ２０２）。初期設定として算出結果を記憶する出力
作業エリアの頂域を確保しブランククリアする（ステッ
プ２０３〉。第１図の入力ハード今エア構成条件記憶千
段１２に記憶されているハードウエア構成条件によりキ
ヱーの段数を決定する（ステップ２０４〉。次に、分岐
スタソクか空かどうか検索する（ステップ２０５），空
でない場合は、分岐スタックに格納した最新の命令を分
岐スタックから取り出す（ステップ２０６），第１図の
トレース開始・終了命令検出手段■３により、取り出し
た命令がトレース終了命令がどうかを判定する〈ステッ
プ２０７）。トレース終了命令の場合は、出力作業エリ
アに記憶されている内容を第１図の算出結果出力手段１
５で出力ずるくステップ２０９）。出力完了後、出力作
業エリアをブランククリアする（ステ・ソブ２１０＞，
ステップ２０７の結果、分岐スタックから取り出した命
令がトレース終了命令ではない場合番よ、次の命令の飛
び先命令をすべて分岐スタックに格納する（ステップ２
０８〉。ステップ２０６で取り出された命令から参照レ
ジスタおよび更新レジスタを取り出しくステップ２１１
）；取り出された参照レジスタがキュー内に登録されて
いるかどうかを検索する（ステップ２１２）。

ステップ２１２で検索の結果（ステップ２１３）、キエ
ー内に参照レジスタが存在している場合は、実行待ち時
間発生規則記憶手段１１より命令種類毎の実行サイクル
時間を求め、その時間だけキューをシフトさせる〈ステ
・ソブ２１４〉。シフトした結果、参照レジスタがキュ
ーの外に出ているかどうかを判定し（ステップ２１６）
．キューの外に出ていれば、キューをシフトさせた時間
が分岐スタックから取り出した命令の実行待ち時間にな
る（ステップ２１８）。

ステップ２１４でシフトさせ、ステップ２１６で判定し
た結果、参照レジスタがまだキュー内にある場合は、参
照レジスタがキューの外に出るまでキューをシフトさせ
る（ステップ２１７）。この場合は、ステップ２１４で
シフトさせた時間とステップ２１７でシフトさせた時間
の合計が、分岐スタックから取り出した命令の実行待ち
時間になる（ステップ２１８）。

ステップ２１２で検索の結果、キ二−内に参照レジスタ
が存在していない場合はくステ・ソプ２１３〉、第１図
の入力実行持ち時間発生規則記憶千段１１より命令種類
毎の実行サイクル時間を求めその時間だけキューをシフ
トさせる（ステ・ソブ２１５〉。キューをシフトさせた
時間が分岐スタ・７クから取り出した命令の実行持ち時
間になる（ステップ２１８）。ステップ２１８で求めら
れた実行待ち時間は出力作業エリアに記憶させる（ステ
ップ２１９）。ステップ２１８までで参照レジスタはす
べて確定しているので、更新レジスタをキューに格納す
る（ステップ２２０）。その後、分岐スタックが空かど
うか検索し、空の場合は処理を終了する（ステップ２０
５）。

〔発明の効果〕

以上説明したように本発明は、プログラムソースすべて
の経路を網羅する静的な性能解析を行うために、多くの
データを作成し何度もシミュレーションを実行しなくて
もプログラムソースのすべての経路を網羅した性能解析
を行うことができる効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例のクレーム対応図、第２図は
第１図の実行待ち時間算出千段１４の流れ図である。 ］一・・・・　プログラムソース記憶手段、２・−・・
・・トレース開始・終了条件記憶手段、３・・・・・・
実行待ち時間発生規則記憶手段、４・・・・・・ハード
ウェア構成条件記憶手段、５・−・・・・プログラムソ
ース入力手段、６・・・・・・トレース開始・終了条件
入力手段，７・・・・・・実行待ち時間発生規則入力手
段、８・・・・・−ハードウェア構成条件入力手段、９
・・・・・・命令・命令間分岐関係検出記憶手段、１０
・・・・・・入カトレース開始・終了条件記憶手段、１
１・・・・・・入力実行待ち時間発生規則記憶手段、１
２・・・・・入力ハードウェア構成条件記憶手段、１３
・・・・・・トレース開始・終了命令検出手段、１４・
・・・・・実行待ち時間算出手段、ｌ５・−・・・〜算
出結果出力手段。

Claims (1)

【特許請求の範囲】
1. 性能解析を行うプログラムソースを記憶する第１の手段
   と、性能解析を行う経路のトレース開始条件およびトレ
   ース終了条件を記憶する第２の手段と、各命令種類毎の
   実行待ち時間発生規則を複数記憶する第３の手段と、前
   記プログラムソースが実行されるハードウェアの構成条
   件を記憶する第４の手段と、前記第１の手段から前記プ
   ログラムソースを入力する第５の手段と、前記第２の手
   段から前記トレース開始条件および前記トレース終了条
   件を入力する第６の手段と、前記第３の手段から前記実
   行待ち時間発生規則を入力する第７の手段と、前記第４
   の手段から前記ハードウェアの構成条件を入力する第８
   の手段と、前記第５の手段に記憶されている前記プログ
   ラムソースから前記プログラムソースを構成している命
   令および前記命令間の分岐関係を検出し記憶する第９の
   手段と、前記第６の手段により入力された前記トレース
   開始条件および前記トレース終了条件を記憶する第１０
   の手段と、前記第７の手段により入力された前記実行待
   ち時間発生規則を記憶する第１１の手段と、前記第８の
   手段により入力された前記ハードウェアの構成条件を記
   憶する第１２の手段と、前記第９の手段に記憶されてい
   る前記命令および前記命令間の分岐関係と前記第１０の
   手段に記憶されている前記トレース開始条件および前記
   トレース終了条件とから前記トレース開始条件および前
   記トレース終了条件に合致したトレース開始命令および
   トレース終了命令を検出する第１３の手段と、前記第１
   １の手段に記憶されている実行待ち時間発生規則と前記
   第１２の手段に記憶されているハードウェア構成条件と
   前記第１３の手段により検出された前記トレース開始命
   令および前記トレース終了命令とから各命令の実行待ち
   時間を算出する第１４の手段と、前記第１４の手段によ
   り算出された結果を出力する第１５の手段とを有するこ
   とを特徴とするプログラムソースの性能解析方式。