JPS62202264A - ベクトル演算処理方式 - Google Patents
ベクトル演算処理方式Info
- Publication number
- JPS62202264A JPS62202264A JP2504586A JP2504586A JPS62202264A JP S62202264 A JPS62202264 A JP S62202264A JP 2504586 A JP2504586 A JP 2504586A JP 2504586 A JP2504586 A JP 2504586A JP S62202264 A JPS62202264 A JP S62202264A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- operand
- vector register
- processing
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 4
- 238000006467 substitution reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ベクトル処理装置で演算を実行するプログラムのステッ
プ数を短縮するための処理方式。被演算数のベクトルレ
ジスタが、その演算結果の格納先になっているときは、
被演算数を一旦他のベクトルレジスタに転送して被演算
数とする必要があるので、他の演算と被演算数を置換し
て等価な演算が可能か検索し、可能なら被演算数を置換
して転送不要な演算に変換する。この方式で転送ステ・
ノブを不要にすることにより、ステップ数が減少される
。
プ数を短縮するための処理方式。被演算数のベクトルレ
ジスタが、その演算結果の格納先になっているときは、
被演算数を一旦他のベクトルレジスタに転送して被演算
数とする必要があるので、他の演算と被演算数を置換し
て等価な演算が可能か検索し、可能なら被演算数を置換
して転送不要な演算に変換する。この方式で転送ステ・
ノブを不要にすることにより、ステップ数が減少される
。
本発明は、ベクトル処理装置で演算を実行するプログラ
ムのステップ数を短縮するためのベクトル演算処理方式
に関する。
ムのステップ数を短縮するためのベクトル演算処理方式
に関する。
ベクトル処理装置は公知のように、ベクトルレジスタに
保持されるベクトルデータを、パイプライン方式等の並
列処理によって、高速に連続処理するようにした処理装
置である。
保持されるベクトルデータを、パイプライン方式等の並
列処理によって、高速に連続処理するようにした処理装
置である。
〔従来の技術と発明が解決しようとする問題点〕第２図
はベクトル処理装置の一構成例を示すブロック図である
。
はベクトル処理装置の一構成例を示すブロック図である
。
ベクトル処理装置は、所要のベクトル演算命令に従う実
行制御部１の制御のちとに、ベクトルレジスタ記憶部２
の、該命令で指定されるベクトルレジスタから、被演算
数ベクトルの要素データを、公知のパイプライン方式の
演算器３へ、連続的に順次読み出して演算を実行し、演
算結果をベクトルレジスタ記憶部２上の指定のベクトル
レジスタへ格納する。
行制御部１の制御のちとに、ベクトルレジスタ記憶部２
の、該命令で指定されるベクトルレジスタから、被演算
数ベクトルの要素データを、公知のパイプライン方式の
演算器３へ、連続的に順次読み出して演算を実行し、演
算結果をベクトルレジスタ記憶部２上の指定のベクトル
レジスタへ格納する。
又、ベクトルロード／ストア命令の実行によってアクセ
ス制御部４は、ベクトルレジスタ記憶部２の指定のベク
トルレジスタと主記憶装置の指定領域との間のデータ転
送を制御する。
ス制御部４は、ベクトルレジスタ記憶部２の指定のベク
トルレジスタと主記憶装置の指定領域との間のデータ転
送を制御する。
ベクトルレジスタ記憶部２は例えば数百キロバイトの容
量の高速メモリで構成され、その上の領域が各ベクトル
レジスタとして、例えば図示しない制御情報によって別
途指定される。
量の高速メモリで構成され、その上の領域が各ベクトル
レジスタとして、例えば図示しない制御情報によって別
途指定される。
それらの各ベクトルレジスタは、主記憶装置に保持され
るベクトルデータを、演算のために一時的に保持するレ
ジスタ群として使用される。
るベクトルデータを、演算のために一時的に保持するレ
ジスタ群として使用される。
ベクトル演算命令は、ベクトルレジスタをνｔ！で表し
、命令をプログラミング言語の代入文型式で表した場合
に、一般に［ｖｔｃ −νｔ＠ ＠ｖｔ６ Ｊのように
指定され、ベクトルレジスタｖｔ、とｖｔｂに保持され
る各ベクトル要素データ間に＠で示される演算（例えば
加算、乗算等）を実行して、その結果をベクトルレジス
タＶｔｃの各要素データ値として格納することを示す。
、命令をプログラミング言語の代入文型式で表した場合
に、一般に［ｖｔｃ −νｔ＠ ＠ｖｔ６ Ｊのように
指定され、ベクトルレジスタｖｔ、とｖｔｂに保持され
る各ベクトル要素データ間に＠で示される演算（例えば
加算、乗算等）を実行して、その結果をベクトルレジス
タＶｔｃの各要素データ値として格納することを示す。
こ＼で、ＦＯＲＴＲＡＮプログラミング言語で記述され
た原プログラムを、いわゆるコンパイラで翻訳して、ベ
クトル処理装置によって実行される目的プログラムを生
成する場合に、原プログラムの論理を直接翻訳した結果
、例えばｖｔｂ −ｖｔ、 ＋ｖｔｂの形のベクトル演
算命令を得たとする。
た原プログラムを、いわゆるコンパイラで翻訳して、ベ
クトル処理装置によって実行される目的プログラムを生
成する場合に、原プログラムの論理を直接翻訳した結果
、例えばｖｔｂ −ｖｔ、 ＋ｖｔｂの形のベクトル演
算命令を得たとする。
このように、被演算数のベクトルレジスタが、結果の格
納先にも指定されている場合には、一般にこの命令を実
行する場合に被演算ベクトルの要素データの内容が、該
要素データの演算実行前に結果の格納先となって更新さ
れることが起こらないことが保証されなければならない
。 ゛これを一般に保証する等の理由から、この
場合にはｖｔｂの内容を一旦他のベクトルレジスタ記憶
部−するベクトル転送命令のステップｖｔｃ −ｖｔｂ
を追加し、上記ベクトル演算はｖｔｂ −νｔｓ ＋ｖ
ｔｃに変換して実行するようにする。
納先にも指定されている場合には、一般にこの命令を実
行する場合に被演算ベクトルの要素データの内容が、該
要素データの演算実行前に結果の格納先となって更新さ
れることが起こらないことが保証されなければならない
。 ゛これを一般に保証する等の理由から、この
場合にはｖｔｂの内容を一旦他のベクトルレジスタ記憶
部−するベクトル転送命令のステップｖｔｃ −ｖｔｂ
を追加し、上記ベクトル演算はｖｔｂ −νｔｓ ＋ｖ
ｔｃに変換して実行するようにする。
このようにすれば当然処理時間が長くなるので、ベクト
ルレジスタ間転送命令の追加は必要最小限にするのが望
ましいが、従来の方式では前記の形の命令になる場合に
は、無条件に転送命令を挿入している。
ルレジスタ間転送命令の追加は必要最小限にするのが望
ましいが、従来の方式では前記の形の命令になる場合に
は、無条件に転送命令を挿入している。
第１図は、本発明の処理の流れ図である。
図はコンパイラ等による、ベクトル演算命令の生成処理
における処理の流れを示し、１０〜１５は処理ステップ
である。
における処理の流れを示し、１０〜１５は処理ステップ
である。
被演算ベクトルの２ベクトルレジスタと、演算結果を格
納するベクトルレジスタが決定して、ベクトル演算命令
を生成する場合に、処理ステップ１０において結果のベ
クトルレジスタと同じベクトルレジスタが被演算ベクト
ルレジスタに有るか識別する。
納するベクトルレジスタが決定して、ベクトル演算命令
を生成する場合に、処理ステップ１０において結果のベ
クトルレジスタと同じベクトルレジスタが被演算ベクト
ルレジスタに有るか識別する。
同じベクトルレジスタがあれば、処理ステップ１１で、
もう一方の被演算ベクトルレジスタを結果の格納先とす
る他の演算があるか識別する。
もう一方の被演算ベクトルレジスタを結果の格納先とす
る他の演算があるか識別する。
該当する他の演算があった場合には、処理ステップ１２
において、他の演算の被演算ベクトルレジスタの１つと
、現処理中の結果のベクトルレジスタと同一の被演算ベ
クトルレジスタとを置換して構成する演算を仮定して、
原プログラム論理上に矛盾を生じないか判定する。
において、他の演算の被演算ベクトルレジスタの１つと
、現処理中の結果のベクトルレジスタと同一の被演算ベ
クトルレジスタとを置換して構成する演算を仮定して、
原プログラム論理上に矛盾を生じないか判定する。
矛盾が無い場合には、処理ステップ１３において、上記
の他の演算のベクトル演算命令を置換した被演算数によ
って行う演算命令に修正し、処理ステップ１５で他方の
ベクトル演算命令を生成して処理を終わる。
の他の演算のベクトル演算命令を置換した被演算数によ
って行う演算命令に修正し、処理ステップ１５で他方の
ベクトル演算命令を生成して処理を終わる。
以上の条件以外の場合には、従来と同様の命令生成が処
理ステップ１４．１５で行われる。
理ステップ１４．１５で行われる。
以上の処理方式により、ベクトル転送命令が゛追加され
る場合が減少し、処理ステップの短縮ができる。
る場合が減少し、処理ステップの短縮ができる。
以下の説明においては、原プログラムから、次の演算を
要することが分かったものとする。
要することが分かったものとする。
ｖｂ＝ｖｔＩ＋ｖｔｚ＋ ｖｔ４＝ｖｔ３＋ｖｔ４そ
の結果、第１の演算に対しては特に問題なく、第１図の
処理ステップ１０から直ちに処理ステップ１５に進んで
、上記演算器りのベクトル加算命令が生成され得る。
の結果、第１の演算に対しては特に問題なく、第１図の
処理ステップ１０から直ちに処理ステップ１５に進んで
、上記演算器りのベクトル加算命令が生成され得る。
第２の演算のベクトル演算命令生成において、処理ステ
ップ１０において結果のベクトルレジスタと同じベクト
ルレジスタが被演算ベクトルレジスタに有るか識別し、
ｖｔａが該当することが検出されるので処理ステップ１
１に進む。
ップ１０において結果のベクトルレジスタと同じベクト
ルレジスタが被演算ベクトルレジスタに有るか識別し、
ｖｔａが該当することが検出されるので処理ステップ１
１に進む。
処理ステップ１１で、もう一方の被演算ベクトルレジス
タ（ｖｔｓ）を結果の格納先とする他の演算があるか識
別し、第１の演算が該当するので処理ステップ１２に進
む。
タ（ｖｔｓ）を結果の格納先とする他の演算があるか識
別し、第１の演算が該当するので処理ステップ１２に進
む。
なお、該当する他の演算が無い場合には、処理ステップ
１４に進んで、従来と同様にｖｔ、の内容を他のベクト
ルレジスタ （例えばｖｔ５）に転送するベクトル転送
命令を生成し、次に処理ステップ１５でベクトル加算命
令（ｖｔ４−ｖｔ３＋ｖｔｓ）を生成することになる。
１４に進んで、従来と同様にｖｔ、の内容を他のベクト
ルレジスタ （例えばｖｔ５）に転送するベクトル転送
命令を生成し、次に処理ステップ１５でベクトル加算命
令（ｖｔ４−ｖｔ３＋ｖｔｓ）を生成することになる。
処理ステップ１２において、他の演算の被演算ベクトル
レジスタの１つと、現処理中の結果のベクトルレジスタ
を置換した演算を仮定して、原プログラム論理上に矛盾
を生じないか判定する。
レジスタの１つと、現処理中の結果のベクトルレジスタ
を置換した演算を仮定して、原プログラム論理上に矛盾
を生じないか判定する。
この例の場合、ｖｔ３をこの後の処理で参照していない
とすれば矛盾を生じないので、処理ステップ１３に進む
。もし、矛盾を生じる場合には、置換できないので、処
理ステップ１４に進んで従来と同様にベクトル転送命令
を追加する。
とすれば矛盾を生じないので、処理ステップ１３に進む
。もし、矛盾を生じる場合には、置換できないので、処
理ステップ１４に進んで従来と同様にベクトル転送命令
を追加する。
処理ステップ１３において、前記の第１の演算の例えば
被演算ベクトルレジスタｖｔ、と、第２の演算の被演算
ベクトルレジスタｖｔ、とを置換して、第１の演算のベ
クトル加算命令をｖｔ３＝ｖｔ、＋ｖｔｎに変更する。
被演算ベクトルレジスタｖｔ、と、第２の演算の被演算
ベクトルレジスタｖｔ、とを置換して、第１の演算のベ
クトル加算命令をｖｔ３＝ｖｔ、＋ｖｔｎに変更する。
次に処理ステップ１５で第２の演算のベクトル加算命令
としてｖｔ４・ｖｔ３＋νｔ２を生成する。
としてｖｔ４・ｖｔ３＋νｔ２を生成する。
以上の説明から明らかなように、本発明によれば、ベク
トル処理装置で実行される演算命令の生成において、被
演算ベクトルレジスタと結果のベクトルレジスタが同一
になることを避けるために、ベクトル転送命令が追加さ
れる場合が減少し、処理ステップが短縮されるので、ベ
クトル処理装置の処理効率を改善するという著しい工業
的効果がある。
トル処理装置で実行される演算命令の生成において、被
演算ベクトルレジスタと結果のベクトルレジスタが同一
になることを避けるために、ベクトル転送命令が追加さ
れる場合が減少し、処理ステップが短縮されるので、ベ
クトル処理装置の処理効率を改善するという著しい工業
的効果がある。
第１図は本発明の処理の流れ図、
第２図はベクトル処理装置の一構成例ブロック図である
。 図において、 １は実行制御部、 ２はベクトルレジスタ記憶部、 ３は演算器、 ４はアクセス制御部、１０〜１
５は処理ステップ
。 図において、 １は実行制御部、 ２はベクトルレジスタ記憶部、 ３は演算器、 ４はアクセス制御部、１０〜１
５は処理ステップ
Claims (1)
- 【特許請求の範囲】 原プログラムからベクトル処理装置で演算を実行するプ
ログラムを生成するに際し、 第１の演算の第１の被演算数を保持する第１のベクトル
レジスタが、第１の演算の演算結果を格納するベクトル
レジスタとなる場合に（１０）、第１の演算の第２の被
演算数を保持する第２のベクトルレジスタを、演算結果
の格納先とする第２の演算の被演算数のベクトルレジス
タの１つと、第１のベクトルレジスタとを置換して構成
する演算によって、前記原プログラム論理上に矛盾を生
じない該第２の演算を検索し（１１、１２）、該置換を
行った第１及び第２の演算を実行する命令によってプロ
グラムを構成することを特徴とするベクトル演算処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2504586A JPS62202264A (ja) | 1986-02-07 | 1986-02-07 | ベクトル演算処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2504586A JPS62202264A (ja) | 1986-02-07 | 1986-02-07 | ベクトル演算処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62202264A true JPS62202264A (ja) | 1987-09-05 |
Family
ID=12154944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2504586A Pending JPS62202264A (ja) | 1986-02-07 | 1986-02-07 | ベクトル演算処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62202264A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2523823A (en) * | 2014-03-07 | 2015-09-09 | Advanced Risc Mach Ltd | Data processing apparatus and method for processing vector operands |
-
1986
- 1986-02-07 JP JP2504586A patent/JPS62202264A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2523823A (en) * | 2014-03-07 | 2015-09-09 | Advanced Risc Mach Ltd | Data processing apparatus and method for processing vector operands |
| CN104899181A (zh) * | 2014-03-07 | 2015-09-09 | Arm有限公司 | 用于处理向量操作数的数据处理装置和方法 |
| US10514919B2 (en) | 2014-03-07 | 2019-12-24 | Arm Limited | Data processing apparatus and method for processing vector operands |
| CN104899181B (zh) * | 2014-03-07 | 2020-01-03 | Arm 有限公司 | 用于处理向量操作数的数据处理装置和方法 |
| GB2523823B (en) * | 2014-03-07 | 2021-06-16 | Advanced Risc Mach Ltd | Data processing apparatus and method for processing vector operands |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5710902A (en) | Instruction dependency chain indentifier | |
| KR0138468B1 (ko) | 마이크로 컴퓨터 | |
| JPS6028015B2 (ja) | 情報処理装置 | |
| JPS63132338A (ja) | コード生成方法 | |
| JP2004529405A (ja) | 依存性を決定するためのコンテンツ・アドレス指定可能メモリを実装したスーパースケーラ・プロセッサ | |
| JP3318051B2 (ja) | 翻訳処理方法 | |
| JPS62202264A (ja) | ベクトル演算処理方式 | |
| JP3705367B2 (ja) | 命令処理方法 | |
| JP3578493B2 (ja) | 長語命令生成方法および命令処理装置 | |
| JP2591325B2 (ja) | 分岐制御装置 | |
| JPH056227B2 (ja) | ||
| JP2722493B2 (ja) | レジスタ割り付け処理方法 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPS5829051A (ja) | 演算処理装置 | |
| JPH0258128A (ja) | データ処理装置 | |
| KR19990026795A (ko) | 마이크로프로세서 | |
| JPH03119424A (ja) | 情報処理方式及び装置 | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPS6162141A (ja) | 論理型情報処理装置 | |
| JPH04149637A (ja) | 情報処理装置 | |
| JPH04178738A (ja) | レジスタアロケーション方式 | |
| JPS6314276A (ja) | 配列処理プログラム最適化処理方式 | |
| JPS58151654A (ja) | レジスタ割付け方式 | |
| JPH046020B2 (ja) | ||
| JPS62295138A (ja) | アドレス生成方式 |