JPS58151654A - レジスタ割付け方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ａ）発明の技術分野 本発明はプログラム言語コンパイラでのレジスタ割付は
方式、特に所定単位のプログラムである関数を使用し得
るプログラム言語で、該プログラムのコンパイル結果で
ある目的プログラムに該関数処理ステップを展開して組
み込む場合に、そのレジスタ割付けを任意に行うように
したコンパイル時のレジスタ割付は方式に関する。

（Ｂ）技術の背景と問題点 例えば、第１図ｔａ＋に示ず如く、ベクｌルＡに属する
ニレメンＩ・ａｌ、ａ２．・・と、ベクトルＢに属する
ニレメン１−ｂｌ、ｂ２．・・との各エレメント相互を
加算して、エレメントｃ１．ｃ２．・・をもつベクトル
Ｃを生成するような、ベクトル命令を実行するベクトル
処理プロセッサが開発されてきている。第１図（ａ１図
示の場合、第１番目のニレメンｌ−，相互の加算を行う
か否かをマスク・エレメントｍ１．ｍ２．・・にて指示
するようにされており、第１図ｆｂｌに一般化して示す
如き処理が行なわれる。

上記の如き処理を行うベク；・ル処理プロセッサを有す
るデータ処理システムは、一実施例とじて第２図図示の
如きシステム構成をもっている。図中の符号Ｉは主記憶
装置、２はメモリ制御装置。

３はベクトル処理プロセッサ、４はチャネル・プロセッ
サ、５は大記憶装置、６はスカラ処理回路部、７はベク
トル処理回路部、　　８−０．　８−］。

・・は夫々浮動小数点データ・レジスタ、９−０゜９−
１．・・は夫々複数個のデータ　（エレメント・データ
）を格納し得るベクトル・レジスタ、１０−０．１０−
１．　　・・は夫々複数個のマスク・データ　（マスク
・ニレメンＩ・・データ）を格納し得るマスク・レジス
タ、１１はベクトル長レジスタであって各ベクトル・レ
ジスタに格納されるエレメントの個数情報かセットされ
るもの、１２−０．１２−１．　　・・は夫々メモリ・
アクセスパイプライン、１３は加減算パイプライン、１
４は乗算処理パイプライン、１４°は除算処理パイプラ
イン、１５はボスト・ウェイト処理部、１６はマスク処
理パイプラインを表している。

」二記の如きベクトル処理プロセッサが処理を実行する
に当たって、当該プロセッサが実行するに適した形に、
与えられたソース・プログラムをコンパイルし、目的プ
ログラムを生成することが行われる。

このコンパイルを行うコンパイラの構成は、第３図を参
照して後述されるが、当該コンパイラの晟終段階におけ
る目的プログラム出力部において。

コンパイル結果は出力される。

一般にソース・プログラムでは、予め作成されている関
数プログラムを参照して処理が可能となっており、実際
の処理では、該関数プログラムが実行されることになる
。この処理は、実質的に該関数プログラム・ステップか
実行されればよい。

例えば２分岐命令を用いるでも達成できる。しかし２分
岐命令の゛実行は逐次性が崩れることになり。

あまり有効な方式でなく、ソース・プログラムから目的
プログラムを生成する際、該関数プログラムを、あたか
もソース・プログラム中に最初から存在していたかの如
く目的プログラムプログラム中に組み込んでしまうよう
にされる。

第６図は、レジスタ割付は前のプログラム命令の状態で
あり、■ではシロ、ｖｔ２の定義と参照を示し、■のス
テップでは、ｖｔｌのｓｉｎでνｔ３を定義するベタ１
ル命令を意味し、■のステップではｖＬｉをｖＬｉのｓ
ｉｎで定義するベクトル命令を意味し。

■では上記■と■ステップとで求めたνＥ３とν１４・
との加算処理を示し、■ではｖｔｌの参照が行われ町る
ことを意味する。

この２つのｓｉｎに関する処理は、三角関数を処理する
プログラムで行われ、このブロクラムを目的プログラム
中に展開する。この処理は一般には。

インライン展開と呼ばれ、第７図の如く、関数の種類に
夕・対応して引数データと結果データとが示され、各関
数プログラムは該引数データ（予め定められたレジスタ
、ＶＲＯ）の内容を承に実行され。

その結果を結果データ　（予め定められたレジスタ。

ＶＲＩ　）に格納する。

従って、レジスタ割付は後の第６図は第８図の如くとな
る。ｖｔｌはＶＲＯ，ｖＬ２はＶＲ２，ｖｔ３はＶＲＩ
に対応し、更に、　Ｔ、０１とＶＲ３が処理の上で必要
となる。このＴ、Ｏｌはテンポラリデータで５− ある。■°〜■°は夫々■〜■に相当する処理である。

しかし、関数プログラムは常に、ＶＲＯの内容に基すき
、関数計算を行い結果をＶＲＩへ格納するため、■゛の
ステップを実行するとＶＲＩの内容が消えてしまうため
、一時的に値を格納しておく処理■〜■が挿入されてい
る。

このように、各関数プログラムで使用するレジスタか固
定的に決まっていると、該レジスタにつき該関数プログ
ラムが実行される直前には該レジスタについて予めメモ
リに退避するなどの処理をして、関数プログラムで使用
されるレジスタを解放しておかねばならない。このレジ
スタ解放のためのメモリへの退避は処理の効率から言え
ば、無い方がよく、その為各関数プログラムは可能な限
り少ないレジスタでその処理が遂行されるよう作成され
ている。

しかしながら、上記ベクトル処理プロセッサにおいては
、レジスタの数がかなり多い」二に、繰り返し処理が多
い等のために、関数プログラムでその処理に必要なレジ
スタが関数プログラムで固定６− になっていると、イルの処理効率が落ちてしまう。

即ち、上記の如くレジスタを少なくするよりは。

レジスタを多く使っても処理速度を向上することの方か
へり１ル処理プロセツサにとっては重要である。

（Ｃ）発明の目的と構成 本発明の目的は、−に記欠点を無＜シ、ソース・プログ
ラム中に関数ブ１コグラム処理を指定する処理があった
場合、該関数プログラムを目的プログラム中に展開する
様にし５月っ効率良くプログラム処理が行われるように
コンパイルするレジスタ割付は方式を提供することであ
る。

この目的は、所定単位のプログラムに対応して。

該所定単位のプログラムの種類、引数データ、結果デー
タ及び作業用データを備え、プログラム言語をコンパイ
ル中に所定単位のプログラムを参照する処理指定があっ
た場合、該所定単位のプログラムに対応する」二記３デ
ータに基すき該時点で最適なレジスタを該３データに割
付けるとともに。

コンパイル結果の出力に際しては、該参照されたプログ
ラム中の上記データについては割付けられたレジスタに
置換しつつ、該参照プログラムをコンパイラ結果中に展
開し得るにようにすることで達成される。次に図面を用
いて更に詳細に本発明を説明する。

（Ｄ）発明の実施例 第３図は１本発明に用いるコンパイラの一実施例構成、
第４図はソース・プログラムを中間コードに移してゆく
態様を示ず図、第５図はソース・プログラムをベクトル
化し−ζゆく態様を示す図。

第６図はレジスタ割付は前の命令列、第７図は従来の関
数プログラムの制御情報、第８図は従来の処理結果、第
９図は本発明の一実施例、第１０図は本発明での処理結
果の命令列である。

第３図において、１７は大記憶装置に格納されているソ
ース・プログラム、１Ｂはコンパイラ。

１９はコンパイルされて大記憶装置上に格納される目的
プログラム、２０はソース解釈部、２１は記憶域割付部
、２２はベクトル化部、２３は中間コード最適化部、２
４はレジスタ使用決定部、２５は逐次処理保障部、２６
は目的プログラム出力部を夫々示している。

コンパイラ１８は大記憶装置からソース・プログラム１
７を取り込んで、所望の目的プログラム１９を生成する
。この時３図示の各部は次のような処理を行う。即ち、
ソース解釈ｇ１２０は、ソース・プログラム１７を大記
憶装置から取込み１文解釈を行って中間コード（テキス
ト）に展開する。例えば。

ソース・ブロクラム１７が第４図または第５図の各左側
の如き場合１図示右側の如く中間コードに展開する。記
憶域割付部２１は、プログラム内に出現する各種データ
に対応して記憶域内番地を割り当てる。ベクトル化処理
部２２は、プログラム中のループ構造を検出し、並列処
理可能部分を認識し。

中間コード変換を行う。中間コード最適化部２３は。

中間コードのレベルで、第２図図示の如きベクトル処理
プロセッサを有効に利用するだめの最適化を施す。レジ
スタ使用決定部２４は、中間コードに現れたデータに対
して、ベクトル処理プロセッサ上の資ａ（レジスタまた
は記憶域）を割当てる。

９− そし−（、目的プログラム出力部２５は機械語命令群を
大記憶装置へ出力し且つ命令語レベルでの最適化を行う
。

ベクＩ・ル処理プロセッサを稼働さゼるためのコンパイ
ラ１８は、第３図図示の如き構成をしており５ソース・
プログラムから目的プログラムを生成してゆく。

第１０図は本発明の一実施例であり２図に於て前図と同
記号のものは前図と同様のものを示し。

２６は関数プログラム、２７は各関数に対応してそのプ
ログラムで使用される変数に対し５割付は可能なレジス
タ数に対応してどの様に割付けるかを示すテーブルを格
納したメモリ、２８はソース・プログラムを順次取り出
す命令取出部、２９はコンパイル時点で割付は可能なレ
ジスタ及びその数を把握し、当該関数プログラムで使用
されている各変ｌＪ１．等に対応したレジスタ名を格納
したテーブル３０を作成するテーブル作成部、３１は命
令取出部２８が関数プログラムを指定するとき、目的プ
ログラム出力に際してインライン展開を該テープ−１０
− ル３０　ヲ参照しつつ関数プログラム２６中の変数をレ
ジスタに置き換える処理を行うインライン展開部である
。

次に動作を説明する。関数プログラム２６の各々につき
、その処理で使用するレジスタがテーブル・メモリにテ
ーブル形式で格納されている。このテーブルは、対応す
るプログラムの処理で最大限のレジスタを使用した場合
の各レジスタ　（ＢＯ〜Ｂ５０）に対して、使用し得る
レジスタ関数（１０，１５゜・・３０）ごとに論理的に
どの様のレジスタ　（例えば、１０個であればＡＯ，Ａ
１．　　・・Ａ１０）を割付ければよいかを示している
。今仮りに、命令数山部２８がインライン展開すべき命
令を検出したとする。

その旨かテーブル作成部２９に通知され、テーブル作成
部２９はその時点のレジスタ割付は状況をレジスタ割付
は部２４より知り、それが１７．つまり割付けのなされ
ていないレジスタが１７１園だとする。するとテーブル
・メモリ２７をアクセスして、当該関数プログラムに対
応するテーブル２７−０の１５の欄を参照し、論理ＡＯ
−Ａ］５に対してレジスタ割付は部２４ニ基すき、物理
レジスタνＲ１００，ＶＲ１１０，・・ＶＲ５０を割付
け、テーブル３０を作成する。尚、関数プログラムは上
記ＢＯ〜Ｂ３０を用いてプログラムが作成されている。

そして、目的プログラムを出力する際には、インライン
展開部３１は関数プログラム中の各変数（ＢＯ〜Ｂ５０
）をテーブル３０を参照して物理レジスタＶＲ１００，
・・νＲ５０）に変換しつつ出力部２５へ関数プログラ
ム２６−０をわたし、該目的プログラム出力部は、関数
プログラムをインライン展開した形式の目的プログラム
１８を生成する。

従って、第６図に示す如きプログラム・ステップは本発
明では、第１１図のごとき出力を行う。

つまり、ＶＲＯを使って■゛′をインライン展開し。

ＶＲＩを使って■゛をインライン展開する。更に。

上記テーブル作成部２９の処理において、レジスタ割付
は部２４が示ず使用し得るレジスタが１０個以下の場合
には、アクティヒイティの低いものからレジスタを取っ
て割付け、最低個数のレジスタは必ず確保するのは勿論
である。

（Ｅ）発明の効果 本発明によれば、ソース・プログラムの中で指定される
関数プログラムを目的プログラム中にインライン展開す
る際に予め固定のレジスタに割付けるのでなく、任意の
レジスタに割付けることが可能となったので、コンパイ
ラの処理能力、特にベクＩ・生処理プロセッサで処理を
実行すると効果のある形式の目的プログラムを出力する
ことが可能となり、処理装置の処理を高効率化すること
ができる。

【図面の簡単な説明】

第１図はベクトル命令に対応した処理を概念的に説明す
る説明す、第２図は本発明に言うベクトル処理プロセッ
サを有する処理システムの一実施例、第３図は本発明に
用いるコンパイラの一実施例構成、第４図はソース・プ
ログラムを中間コードに移してゆく態様を説明する説明
図、第５図はソース・プログラムをベクトル化してゆく
態様を説明する説明図１．第６図はレジスタ割付は前の
命令列、第７図は従来の関数プログラムの制御情１３− 報、第８図は従来の処理結果、第９図は本発明の一実施
例、第１０図は本発明での処理結果の命令列である。 図において５１は主記憶装置、２はメモリ制御装置、３
はベクトル処理プロセッサ、４はチャネル・プロセッサ
、５は大記憶装置、９はベクトル・レジスタ、１０はマ
スク・レジスタ、１１乃至■４と１６は夫々バイブライ
ン演算部、１５はポスト命令／ウェイト命令処理部、１
７はソース・プログラム、１８はコンパイラ、１９は目
的プログラム、２６は関数プログラム、２７はテーブル
・メモリ、２９はテーブル作成部、３１はインライン展
開部を表している。 １４− 特開昭５８−１５１６５４（６） Ａ−ｔｙｔｔｚ ｔ３＝　ｉｔ　ｆ　１２ Ａ（ｚＩ＝ｔ３ 第４図 ｖ　３　図 、　　ｔｏθ　　　　　　　　　　　　　　　　　　Ｖ
ＬＥＮ１３＝ｌθ０茅５Ｖ ２ｔｔｒ≦　　　　　） 二υｔ？ シフ！３工Ｖ、５１〜（υｔ／）■ νｉｄ’＝Ｖ５１〜（ｖｔ、？）　■ ＝２／′ｔ３すν／４　■ 一νｔ／　　　　■ 芥　ｌ、　り 第　７　目 ｒ／ｐθ＝ ＶＲど− 二ＶＲＯ ミＶＲど ＶＲｆ＝　１／、５７．ＩＶ　（（／Ｒθ）１θ１＝Ｖ
Ｒθ ＶＲ，３＝　　ＶＲＩ ＶＦＯ＝ＶＲど Ｖｆｉ’！　＝　　Ｖ、３１Ｎ（ＶＲθン巳（／Ｒ３す
Ｉ／／ｉ？ｆ ＝　Ｔｅｙ ＶＲθ＝ ＶＲ１＝ ＝ＶＲρ ＝ＶＲ１ １７Ｐ！Ｚ＝Ｖ、Ｓｌ〜　（ＶＲＩ）　＞ＶＦ’３二ｖ
、ｓｌＮ　（ＶＲ１） ＝ＶＲどすｌぞ３ ＝Ｖ／？θ 第１０目 手続補正書（方式） １事ｆ’ｌの表示 昭和に７ず１−持ｄ′醪ｔ］第Ｊ）３ヱ交／　シ副３　
補正を４′る者 事件との閏脩　　　　　ＩＸイｌ出ηｆ１人住所　神奈
川県用崎市１Ｎ６１区１．・ｊ・１１１中１０１５番地
（５２２）名称富士通株式会社 ４　代　　理　　人　　　　　ｆ１ミ所　神奈川県用崎
市中１＋ｉｉＫ、　Ｌ／Ｉ・１１１１１１１０１５爵地
富士通株式会社内 昭和３タイ１　ａ月ノ？１１ ６　補１１：により増７４１１する発明の数　ｈし７補
１１のλ・ｆｆｊｔ　　１図面（不１Σ）８補１１］Ｊ
ら内容　Ｚり紙の通り ４、゛ｙ

Claims (1)

【特許請求の範囲】
1. 他の所定単位のプログラムを言語仕様上参照し得るプロ
   グラム言語のコンパイル時のレジスタ割付は方式におい
   て、所定単位のプログラムに対応して、該所定単位のプ
   ログラムの種類、引数データ、結果データ及び作業用デ
   ータを備え、プログラム言語をコンパイル中に所定単位
   のプログラムを参照する処理指定があった場合、該所定
   単位のプログラムに対応する上記３データに基ずき該時
   点で最適なレジスタを該３データに割付けるとともに、
   コンパイル結果の出力に際しては、該参照されたプログ
   ラム中の上記データについては割付けられたレジスタに
   置換しつつ、該参照プログラムをコンパイラ結果中に展
   開し得るにようにしたことを特徴とするコンパイル時の
   レジスタ割付は方式。