JPS6252899B2 - - Google Patents
Info
- Publication number
- JPS6252899B2 JPS6252899B2 JP18614980A JP18614980A JPS6252899B2 JP S6252899 B2 JPS6252899 B2 JP S6252899B2 JP 18614980 A JP18614980 A JP 18614980A JP 18614980 A JP18614980 A JP 18614980A JP S6252899 B2 JPS6252899 B2 JP S6252899B2
- Authority
- JP
- Japan
- Prior art keywords
- size
- vector
- program
- registers
- object program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 13
- 238000004088 simulation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Algebra (AREA)
- Computational Mathematics (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Complex Calculations (AREA)
- Devices For Executing Special Programs (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】
本発明は、複数の演算器を有する並列計算機に
おいて、複数演算器上におけるオブジエクト・プ
ログラムの実行の状態をシミユレートし、命令の
実行順序を入れ換えて実行時間が最短になるよう
なオブジエクト・プログラムを作成できるように
した並列計算機のオブジエクト・プログラム最適
化方式に関するものである。
おいて、複数演算器上におけるオブジエクト・プ
ログラムの実行の状態をシミユレートし、命令の
実行順序を入れ換えて実行時間が最短になるよう
なオブジエクト・プログラムを作成できるように
した並列計算機のオブジエクト・プログラム最適
化方式に関するものである。
科学技術計算用に各種の並列計算機が提案され
ているが、これらの並列計算機は一般のスカラ形
の計算機のようにオブジエクト・プログラムで指
定される命令を順序どおりに１個ずつ行うもので
なく、複数の演算器によつて複数の命令を並列処
理するものである。一般のスカラ―計算機のオブ
ジエクト・プログラムの最適化については従来よ
り種々の提案がされているが、複数の演算器を持
つ並列計算機のオブジエクト・プログラムをその
並列動作のタイミングおよび実行時間をも考慮し
て最適化することは、いまゝで行われていなかつ
た。
ているが、これらの並列計算機は一般のスカラ形
の計算機のようにオブジエクト・プログラムで指
定される命令を順序どおりに１個ずつ行うもので
なく、複数の演算器によつて複数の命令を並列処
理するものである。一般のスカラ―計算機のオブ
ジエクト・プログラムの最適化については従来よ
り種々の提案がされているが、複数の演算器を持
つ並列計算機のオブジエクト・プログラムをその
並列動作のタイミングおよび実行時間をも考慮し
て最適化することは、いまゝで行われていなかつ
た。
本発明は、上記の考察に基づくものであつて、
ソース・プログラムで指定された処理を最短時間
で実行できるようになつたオブジエクト・プログ
ラムを作成できるようになつた並列計算機のオブ
ジエクト・プログラムの最適化方式を提供するこ
とを目的としている。そしてそのため、本発明の
並列計算機のオブジエクト・プログラム最適化方
式は、互いに独立して動作できる複数の演算器を
有すると共に、ベクトル・レジスタの大きさｍと
ベクトル・レジスタの個数ｎの積が一定の範囲で
大きさｍ及び個数ｎを任意の値に定めることがで
きるように構成された並列計算機のオブジエク
ト・プログラムを最適化する並列計算機のオブジ
エクト・プログラム最適化方式において、 (a) ベクトル・レジスタの大きさｍとベクトル・
レジスタの個数ｎが積が一定である条件の下で
大きさｍ及び個数ｎを定める処理と、 (b) (a)で定められた大きさｍ及び個数ｎを基にし
て、ソース・プログラムで指定された処理を行
う仮りのオブジエクト・プログラムを作成し、
当該オブジエクト・プログラムの複数演算器上
での動作タイミング及び各動作時間のシミユレ
ートを基にして実行タイムチヤートを作成し、
当該実行タイムチヤートから時間軸方向におけ
る空き状態の演算器を見付け、当該演算器の空
き時間を他の命令の実行に割当てるように命令
をスケジユールしてオブジエクト・プログラム
を作成する処理と を含む一連の処理を、ベクトル・レジスタの大き
さｍと個数ｎをｍ×ｎ＝一定の範囲で変化させな
がら行い、最も全実行時間の短いオブジエクト・
プログラムを得ることを特徴とするものである。
以下、本発明を図面を参照しつつ説明する。
ソース・プログラムで指定された処理を最短時間
で実行できるようになつたオブジエクト・プログ
ラムを作成できるようになつた並列計算機のオブ
ジエクト・プログラムの最適化方式を提供するこ
とを目的としている。そしてそのため、本発明の
並列計算機のオブジエクト・プログラム最適化方
式は、互いに独立して動作できる複数の演算器を
有すると共に、ベクトル・レジスタの大きさｍと
ベクトル・レジスタの個数ｎの積が一定の範囲で
大きさｍ及び個数ｎを任意の値に定めることがで
きるように構成された並列計算機のオブジエク
ト・プログラムを最適化する並列計算機のオブジ
エクト・プログラム最適化方式において、 (a) ベクトル・レジスタの大きさｍとベクトル・
レジスタの個数ｎが積が一定である条件の下で
大きさｍ及び個数ｎを定める処理と、 (b) (a)で定められた大きさｍ及び個数ｎを基にし
て、ソース・プログラムで指定された処理を行
う仮りのオブジエクト・プログラムを作成し、
当該オブジエクト・プログラムの複数演算器上
での動作タイミング及び各動作時間のシミユレ
ートを基にして実行タイムチヤートを作成し、
当該実行タイムチヤートから時間軸方向におけ
る空き状態の演算器を見付け、当該演算器の空
き時間を他の命令の実行に割当てるように命令
をスケジユールしてオブジエクト・プログラム
を作成する処理と を含む一連の処理を、ベクトル・レジスタの大き
さｍと個数ｎをｍ×ｎ＝一定の範囲で変化させな
がら行い、最も全実行時間の短いオブジエクト・
プログラムを得ることを特徴とするものである。
以下、本発明を図面を参照しつつ説明する。
第１図はベクトル・プロセツサの概要を説明す
る図、第２図はベクトル・レジスタの分割を説明
する図、第３図は本発明の１実施例を説明する
図、第４図はプログラムの１例を示す図、第５図
はベクトル・レジスタの大きさを変化させながら
作成された本発明のオブジエクト・プログラムの
効率を説明する図である。
る図、第２図はベクトル・レジスタの分割を説明
する図、第３図は本発明の１実施例を説明する
図、第４図はプログラムの１例を示す図、第５図
はベクトル・レジスタの大きさを変化させながら
作成された本発明のオブジエクト・プログラムの
効率を説明する図である。
本発明は一般の並列計算機を対象とするもので
あり、ベクトル・プロセツサに限られるものでは
ないが、以下にベクトル・プロセツサを例として
本発明を説明する。
あり、ベクトル・プロセツサに限られるものでは
ないが、以下にベクトル・プロセツサを例として
本発明を説明する。
第１図において、１は主記憶、２はベクトル・
レジスタ、３は各種の演算器群、４は加算パイプ
ライン、５は乗算パイプライン、６はストア・パ
イプライン、７はロード・パイプラインをそれぞ
れ示している。ベクトル・プロセツサ１において
は、ロード・パイプライン７によつて演算ベクト
ルがベクトル・レジスタ２にロードされ、加算パ
イプライン４や乗算パイプラインなどによつて演
算処理され、演算結果がベクトル・レジスタ２に
格納され、ベクトル・レジスタ２の演算結果ベク
トルがストア・パイプライン６によつて主記憶に
ストアされる。なお、第１図において、加算パイ
プライン４、乗算パイプライン５、ストア・パイ
プライン６およびロード・パイプライン７はそれ
ぞれ１個しか示されていないが、実際には複数個
ずつ存在するものである。
レジスタ、３は各種の演算器群、４は加算パイプ
ライン、５は乗算パイプライン、６はストア・パ
イプライン、７はロード・パイプラインをそれぞ
れ示している。ベクトル・プロセツサ１において
は、ロード・パイプライン７によつて演算ベクト
ルがベクトル・レジスタ２にロードされ、加算パ
イプライン４や乗算パイプラインなどによつて演
算処理され、演算結果がベクトル・レジスタ２に
格納され、ベクトル・レジスタ２の演算結果ベク
トルがストア・パイプライン６によつて主記憶に
ストアされる。なお、第１図において、加算パイ
プライン４、乗算パイプライン５、ストア・パイ
プライン６およびロード・パイプライン７はそれ
ぞれ１個しか示されていないが、実際には複数個
ずつ存在するものである。
ベクトル・レジスタ２は複数個存在するが、複
数のベクトル・レジスタ全体で格納できるエレメ
ント数は一定である。複数のベクトル・レジスタ
２は、例えば独立してリード／ライトでき且つ64
エレメントを格納できる複数のメモリ・モジユー
ルから構成されている。従来技術においては、ベ
クトル・レジスタ２の大きさは固定であつたが、
本発明の実施例においては、ベクトル・レジスタ
２の大きさを自由に変更することができる。例え
ば或るプログラムを実行する場合には、ベクト
ル・レジスタ２の大きさ64エレメント長とし、他
のプログラムを実行する場合にはベクトル・レジ
スタ２の大きさを128エレメント長とすることが
出来る。第２図はこの状態を示しており、２―
１，２―２，２―３……はベクトル・レジスタを
それぞれ示している。一般にプログラムにおける
変数の個数が多い場合にはベクトル・レジスタの
個数を多くすると、無駄なロード／ストアの処理
が減り、プログラムにおける変数の個数が少ない
場合には、ベクトル・レジスタの個数を小さく、
ベクトル・レジスタの容量を大きくすると、立上
り時間の影響が小さくなり、有利である。
数のベクトル・レジスタ全体で格納できるエレメ
ント数は一定である。複数のベクトル・レジスタ
２は、例えば独立してリード／ライトでき且つ64
エレメントを格納できる複数のメモリ・モジユー
ルから構成されている。従来技術においては、ベ
クトル・レジスタ２の大きさは固定であつたが、
本発明の実施例においては、ベクトル・レジスタ
２の大きさを自由に変更することができる。例え
ば或るプログラムを実行する場合には、ベクト
ル・レジスタ２の大きさ64エレメント長とし、他
のプログラムを実行する場合にはベクトル・レジ
スタ２の大きさを128エレメント長とすることが
出来る。第２図はこの状態を示しており、２―
１，２―２，２―３……はベクトル・レジスタを
それぞれ示している。一般にプログラムにおける
変数の個数が多い場合にはベクトル・レジスタの
個数を多くすると、無駄なロード／ストアの処理
が減り、プログラムにおける変数の個数が少ない
場合には、ベクトル・レジスタの個数を小さく、
ベクトル・レジスタの容量を大きくすると、立上
り時間の影響が小さくなり、有利である。
第３図は本発明によるベクトル・プロセツサの
オブジエクト・プログラムを最適化する方法の１
実施例を示すものである。第３図において、Ｔは
オブジエクト・プログラムの全実行時間、T′は
全実行時間と比較される時間を示している。下記
に第３図における処理を説明する。
オブジエクト・プログラムを最適化する方法の１
実施例を示すものである。第３図において、Ｔは
オブジエクト・プログラムの全実行時間、T′は
全実行時間と比較される時間を示している。下記
に第３図における処理を説明する。
時間T′を無限大に設定する。
ベクトル・レジスタの個数ｎおよび１個のベ
クトル・レジスタの大きさｍを定める。言うま
でもなく、ｍ×ｎは一定である。
クトル・レジスタの大きさｍを定める。言うま
でもなく、ｍ×ｎは一定である。
上記で定められたベクトル・レジスタの個
数およびベクトル・レジスタの大きさを基にし
て、ソース・プログラムに対応する仮りのオブ
ジエクト・プログラムを生成する。次いで、こ
の生成オブジエクト・プログラムの複数演算器
上での動作タイミング、および各演算器上での
動作時間のシミユレートを基にして実行タイム
チヤートを作成する。このようにして生成され
た実行タイムチヤートから時間軸方向における
空き状態の演算器を見付け、こゝに他の命令を
移す。このように、複数の演算器に空きがない
ように命令をスケジユールしてオブジエクト・
プログラムを作成することを、本明細書ではタ
イムチヤート・コンパイルという。
数およびベクトル・レジスタの大きさを基にし
て、ソース・プログラムに対応する仮りのオブ
ジエクト・プログラムを生成する。次いで、こ
の生成オブジエクト・プログラムの複数演算器
上での動作タイミング、および各演算器上での
動作時間のシミユレートを基にして実行タイム
チヤートを作成する。このようにして生成され
た実行タイムチヤートから時間軸方向における
空き状態の演算器を見付け、こゝに他の命令を
移す。このように、複数の演算器に空きがない
ように命令をスケジユールしてオブジエクト・
プログラムを作成することを、本明細書ではタ
イムチヤート・コンパイルという。
タイムチヤート・コンパイルによつて生成さ
れたオブジエクト・プログラムの全実行時間Ｔ
を求める。
れたオブジエクト・プログラムの全実行時間Ｔ
を求める。
時間T′と上記の全実行時間Ｔとを比較し、
Ｔ≦T′であれば下記のの処理を行い、Ｔ＞
T′であれば下記のの処理を行う。
Ｔ≦T′であれば下記のの処理を行い、Ｔ＞
T′であれば下記のの処理を行う。
全実行時間Ｔを時間T′として上記へ制御
を渡す。
を渡す。
全実行時間がT′になるときのオブジエク
ト・プログラムを生成する。
ト・プログラムを生成する。
第４図はベクトル計算のプログラム・サンプル
である。このプログラム・サンプルにおいて、例
えば DF11U＝DELT1＊（Ｕ（I+1，Ｊ，Ｋ）−Ｕ
（Ｉ，Ｊ，Ｋ））は、配列の要素Ｕ（I+1，Ｊ，
Ｋ）からＵ（Ｉ，Ｊ，Ｋ）を減算し、この減算結
果にDELT1を乗算し、この乗算結果を変数
DF11Uとすべきことを示している。また、 UX（Ｉ，Ｊ，Ｋ）＝XX（Ｉ，Ｊ，Ｋ）＊
DF11U＋EX（Ｉ，Ｊ，Ｋ）＊DF22U＋Ｒ（Ｉ，
Ｊ，Ｋ）＊DF32U は、配列の要素XX（Ｉ，Ｊ，Ｋ）とDF11Uの乗
算結果と、配列の要素EX（Ｉ，Ｊ，Ｋ）と
DF22Uの乗算結果と、配列の要素RX（Ｉ，Ｊ，
Ｋ）とDF32Uの乗算結果とを加算し、加算結果
を配列の要素UX（Ｉ，Ｊ，Ｋ）にすべきことを
指示している。
である。このプログラム・サンプルにおいて、例
えば DF11U＝DELT1＊（Ｕ（I+1，Ｊ，Ｋ）−Ｕ
（Ｉ，Ｊ，Ｋ））は、配列の要素Ｕ（I+1，Ｊ，
Ｋ）からＵ（Ｉ，Ｊ，Ｋ）を減算し、この減算結
果にDELT1を乗算し、この乗算結果を変数
DF11Uとすべきことを示している。また、 UX（Ｉ，Ｊ，Ｋ）＝XX（Ｉ，Ｊ，Ｋ）＊
DF11U＋EX（Ｉ，Ｊ，Ｋ）＊DF22U＋Ｒ（Ｉ，
Ｊ，Ｋ）＊DF32U は、配列の要素XX（Ｉ，Ｊ，Ｋ）とDF11Uの乗
算結果と、配列の要素EX（Ｉ，Ｊ，Ｋ）と
DF22Uの乗算結果と、配列の要素RX（Ｉ，Ｊ，
Ｋ）とDF32Uの乗算結果とを加算し、加算結果
を配列の要素UX（Ｉ，Ｊ，Ｋ）にすべきことを
指示している。
第５図は第４図のプログラムに対応するオブジ
エクト・プログラムを、ベクトル・レジスタの個
数および大きさを変化させながらタイムチヤー
ト・コンパイル法によつて生成し、これらのオブ
ジエクト・プログラムの効率を示すものである。
なお、効率は全実行時間の逆数で表わされる。第
５図の例では全てのベクトル・レジスタで格納で
きるエレメント数は“1024”であり、ベクトル・
レジスタの個数を16個、１個のベクトル・レジス
タの容量を512エレメント長として場合に最も効
率が良かつたことを示している。
エクト・プログラムを、ベクトル・レジスタの個
数および大きさを変化させながらタイムチヤー
ト・コンパイル法によつて生成し、これらのオブ
ジエクト・プログラムの効率を示すものである。
なお、効率は全実行時間の逆数で表わされる。第
５図の例では全てのベクトル・レジスタで格納で
きるエレメント数は“1024”であり、ベクトル・
レジスタの個数を16個、１個のベクトル・レジス
タの容量を512エレメント長として場合に最も効
率が良かつたことを示している。
以上の説明から明らかなように、本発明によれ
ば、複数の演算器のそれぞれを空きを作ることな
く効率的に使用できる並列計算機用のオブジエク
ト・プログラムを得ることが出来る。
ば、複数の演算器のそれぞれを空きを作ることな
く効率的に使用できる並列計算機用のオブジエク
ト・プログラムを得ることが出来る。
第１図はベクトル・プロセツサの概要を説明す
る図、第２図はベクトル・レジスタの分割を説明
する図、第３図は本発明の１実施例を説明する
図、第４図はプログラムの１例を示す図、第５図
はベクトル・レジスタの大きさを変化させながら
作成された本発明のオブジエクト・プログラムの
効率を説明する図である。 １……主記憶、２……ベクトル・レジスタ、３
……各種の演算器群、４……加算パイプライン、
５……乗算パイプライン、６……ストア・パイプ
ライン、７……ロード・パイプライン。
る図、第２図はベクトル・レジスタの分割を説明
する図、第３図は本発明の１実施例を説明する
図、第４図はプログラムの１例を示す図、第５図
はベクトル・レジスタの大きさを変化させながら
作成された本発明のオブジエクト・プログラムの
効率を説明する図である。 １……主記憶、２……ベクトル・レジスタ、３
……各種の演算器群、４……加算パイプライン、
５……乗算パイプライン、６……ストア・パイプ
ライン、７……ロード・パイプライン。
Claims (1)
- 【特許請求の範囲】 １ 互いに独立して動作できる複数の演算器を有
すると共に、ベクトル・レジスタの大きさｍとベ
クトル・レジスタの個数ｎの積が一定の範囲で大
きさｍ及び個数ｎを任意の値に定めることができ
るように構成された並列計算機のオブジエクト・
プログラムを最適化する並列計算機のオブジエク
ト・プログラム最適化方式において、 (a) ベクトル・レジスタの大きさｍとベクトル・
レジスタの個数ｎの積が一定である条件の下で
大きさｍ及び個数ｎを定める処理と、 (b) (a)で定められた大きさｍ及び個数ｎを基にし
て、ソース・プログラムで指定された処理を行
う仮りのオブジエクト・プログラムを作成し、
当該オブジエクト・プログラムの複数演算器上
での動作タイミング及び各動作時間のシミユレ
ートを基にして実行タイムチヤートを作成し、
当該実行タイムチヤートから時間軸方向におけ
る空き状態の演算器を見付け、当該演算器の空
き時間を他の命令の実行に割当てるように命令
をスケジユールしてオブジエクト・プログラム
を作成する処理とを含む一連の処理を、ベクト
ル・レジスタの大きさｍと個数ｎをｍ×ｎ＝一
定の範囲で変化させながら行い、最も全実行時
間の短いオブジエクト・プログラムを得ること
を特徴とする並列計算機のオブジエクト・プロ
グラム最適化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18614980A JPS57109085A (en) | 1980-12-26 | 1980-12-26 | System for optimizing object program of parallel computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18614980A JPS57109085A (en) | 1980-12-26 | 1980-12-26 | System for optimizing object program of parallel computer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57109085A JPS57109085A (en) | 1982-07-07 |
| JPS6252899B2 true JPS6252899B2 (ja) | 1987-11-07 |
Family
ID=16183233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18614980A Granted JPS57109085A (en) | 1980-12-26 | 1980-12-26 | System for optimizing object program of parallel computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57109085A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5960642A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | 原始プログラムの最適化方式 |
| JPS6133547A (ja) * | 1984-07-25 | 1986-02-17 | Fujitsu Ltd | ベクトル・レジスタのオ−バフロ−情報通知方式 |
-
1980
- 1980-12-26 JP JP18614980A patent/JPS57109085A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57109085A (en) | 1982-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8595280B2 (en) | Apparatus and method for performing multiply-accumulate operations | |
| CN107315574B (zh) | 一种用于执行矩阵乘运算的装置和方法 | |
| US5226171A (en) | Parallel vector processing system for individual and broadcast distribution of operands and control information | |
| US5261113A (en) | Apparatus and method for single operand register array for vector and scalar data processing operations | |
| US5081573A (en) | Parallel processing system | |
| US9015354B2 (en) | Efficient complex multiplication and fast fourier transform (FFT) implementation on the ManArray architecture | |
| Kulkarni et al. | Systolic processing and an implementation for signal and image processing | |
| CN111381880B (zh) | 一种处理器、介质和处理器的操作方法 | |
| US20070271325A1 (en) | Matrix multiply with reduced bandwidth requirements | |
| CN111381939B (zh) | 多线程处理器中的寄存器文件 | |
| Liu | Parallel and scalable sparse basic linear algebra subprograms | |
| JPS61160176A (ja) | ベクトル処理装置 | |
| WO2021250392A1 (en) | Mixed-element-size instruction | |
| TWI791694B (zh) | 向量帶進位加法指令 | |
| JPS6252899B2 (ja) | ||
| Tokura et al. | Gpu-accelerated bulk computation of the eigenvalue problem for many small real non-symmetric matrices | |
| Kung | Warp experience: we can map computations onto a parallel computer efficiently | |
| Missirlis et al. | Parallel matrix factorizations on a shared memory MIMD computer | |
| TW202305588A (zh) | 用於向量組合指令之處理設備、方法、及電腦程式 | |
| TW202411860A (zh) | 多外積指令 | |
| Pearce et al. | Survey of parallel processing in simulation | |
| JP2021174558A (ja) | Ｉｎｔ９量子化のためのシステム及び方法 | |
| GB2617828A (en) | Technique for handling data elements stored in an array storage | |
| JPH0644270B2 (ja) | ベクトルプロセッサの制御処理方式 | |
| GB2622581A (en) | Multiple-outer-product instruction |