JPH08171554A - ベクトル演算の最適化コンパイラ - Google Patents
ベクトル演算の最適化コンパイラInfo
- Publication number
- JPH08171554A JPH08171554A JP6314648A JP31464894A JPH08171554A JP H08171554 A JPH08171554 A JP H08171554A JP 6314648 A JP6314648 A JP 6314648A JP 31464894 A JP31464894 A JP 31464894A JP H08171554 A JPH08171554 A JP H08171554A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- operation instruction
- vector
- scalar
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Complex Calculations (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】
【目的】 本発明は，ベクトル演算を最適化するコンパ
イラに関し，コンパイルして生成されるベクトル演算命
令の処理を高速にすることを目的とする。 【構成】 ソースプログラムをコンパイルした中間言列
の演算パターンを認識する演算パターン認識部と，ベク
トル演算命令をスカラ演算命令に変更することの可否を
判定する命令変更可否判定部と，スカラ演算命令に変更
可能なベクトル演算命令に対して変更するスカラ演算命
令を作成するスカラ演算命令作成部と，該ベクトル演算
命令を該スカラ演算命令に置き換える演算パターン変更
部とを備えた構成を持つ。
イラに関し，コンパイルして生成されるベクトル演算命
令の処理を高速にすることを目的とする。 【構成】 ソースプログラムをコンパイルした中間言列
の演算パターンを認識する演算パターン認識部と，ベク
トル演算命令をスカラ演算命令に変更することの可否を
判定する命令変更可否判定部と，スカラ演算命令に変更
可能なベクトル演算命令に対して変更するスカラ演算命
令を作成するスカラ演算命令作成部と，該ベクトル演算
命令を該スカラ演算命令に置き換える演算パターン変更
部とを備えた構成を持つ。
Description
【０００１】
【産業上の利用分野】本発明は，ソースプログラムをコ
ンパイルして得られる中間言列（アセンブラ表現等）の
ベクトル演算を最適化するコンパイラに関する。
ンパイルして得られる中間言列（アセンブラ表現等）の
ベクトル演算を最適化するコンパイラに関する。
【０００２】ソースプログラムのループ命令等はコンパ
イラによりベクトル演算命令列に変換し，高速に処理す
ることができるが，ベクトル演算はスカラ演算より１命
令あたりの実行時間が長いのでより高速化することが望
まれる。
イラによりベクトル演算命令列に変換し，高速に処理す
ることができるが，ベクトル演算はスカラ演算より１命
令あたりの実行時間が長いのでより高速化することが望
まれる。
【０００３】本発明は，ソースプログラムをコイパイル
して生成されるベクトル演算命令の処理を高速にするコ
ンパイラを提供するものである。
して生成されるベクトル演算命令の処理を高速にするコ
ンパイラを提供するものである。
【０００４】
【従来の技術】図６，図７は従来技術の説明図である。
図６ (a)はソースプログラムの例であって，メモリ領域
の８バイトの実数データの配列Ｂ（Ｂ（１００））をメ
モリ領域の配列Ａ（Ａ（１００））に転送するプログラ
ムの記述である。配列Ｃ（Ｃ（１００））は４バイトの
整数データである。ｍはスカラの整数データである。配
列Ｃとｍをインデックスとした配列Ｂのデータを配列Ａ
に転送するための間接アドレスを生成する。ＤＯループ
により順次指定される間接アドレスにより，配列Ｂのデ
ータが取り出されて配列Ａに転送される。
図６ (a)はソースプログラムの例であって，メモリ領域
の８バイトの実数データの配列Ｂ（Ｂ（１００））をメ
モリ領域の配列Ａ（Ａ（１００））に転送するプログラ
ムの記述である。配列Ｃ（Ｃ（１００））は４バイトの
整数データである。ｍはスカラの整数データである。配
列Ｃとｍをインデックスとした配列Ｂのデータを配列Ａ
に転送するための間接アドレスを生成する。ＤＯループ
により順次指定される間接アドレスにより，配列Ｂのデ
ータが取り出されて配列Ａに転送される。
【０００５】図６ (b)は，図６ (a)のソースプログラム
をコンパイルして得られるアセンブラ表現である。図７
により，図６ (b)の処理について説明する。
をコンパイルして得られるアセンブラ表現である。図７
により，図６ (b)の処理について説明する。
【０００６】図７において，１１８はメモリ領域であっ
て，配列Ｃのデータを保持するものである。１１９はメ
モリ領域であって，ｍを保持するものである。
て，配列Ｃのデータを保持するものである。１１９はメ
モリ領域であって，ｍを保持するものである。
【０００７】１２０はベクトルレジスタ（ｖｔ３）であ
って，配列Ｃをロードするものである。１２１はレジス
タ（ｔ１）であって，ｍをロードするものである。
って，配列Ｃをロードするものである。１２１はレジス
タ（ｔ１）であって，ｍをロードするものである。
【０００８】１２２はベクトルレジスタ（ｖｔ４）であ
って，（Ｃ（Ｉ）＋ｍ）（Ｉ＝１〜Ｎ）の演算結果を保
持するものである。１２３はメモリ領域であって，配列
Ｂを保持するものである。
って，（Ｃ（Ｉ）＋ｍ）（Ｉ＝１〜Ｎ）の演算結果を保
持するものである。１２３はメモリ領域であって，配列
Ｂを保持するものである。
【０００９】１２４はベクトルレジスタ（ｖｔ５）であ
って，間接アドレスにより配列Ｂのデータを取り出して
保持するものである。１２５はメモリ領域であって，配
列Ａである。
って，間接アドレスにより配列Ｂのデータを取り出して
保持するものである。１２５はメモリ領域であって，配
列Ａである。
【００１０】メモリ領域１１８には配列ＣのデータＣ
(1) ，Ｃ(2) ，・・・，Ｃ（100)が保持されている。例
えば，Ｃ(1) ＝１，Ｃ(2) ＝４，Ｃ(3) ＝８，・・・と
する。メモリ領域１１９にｍが保持されている。例え
ば，ｍ＝３とする。
(1) ，Ｃ(2) ，・・・，Ｃ（100)が保持されている。例
えば，Ｃ(1) ＝１，Ｃ(2) ＝４，Ｃ(3) ＝８，・・・と
する。メモリ領域１１９にｍが保持されている。例え
ば，ｍ＝３とする。
【００１１】ＶＬ命令によりメモリ領域１１８の配列Ｃ
がベクトルレジスタｖｔ３（１２０）にロードされる。
次に，Ｌ命令によりメモリ領域１１９のｍがレジスタｔ
１（１２１）にロードされる。
がベクトルレジスタｖｔ３（１２０）にロードされる。
次に，Ｌ命令によりメモリ領域１１９のｍがレジスタｔ
１（１２１）にロードされる。
【００１２】ＶＡＳ命令により，ベクトルレジスタｖｔ
３（１２０）のＣ(1) ，Ｃ(2) ，Ｃ(3) ，・・・の値と
レジスタｔ１（１２１）のｍが加算され，ベクトルレジ
スタｖｔ４（１２２）に保持される。ベクトルレジスタ
ｖｔ４（１２２）の内容が間接アドレスを与える。例え
ば，ｍ＝３，Ｃ(1) ＝１，Ｃ(2) ＝４，Ｃ(3) ＝８，・
・・の場合，間接アドレスは４，８，１１，・・・とな
る。
３（１２０）のＣ(1) ，Ｃ(2) ，Ｃ(3) ，・・・の値と
レジスタｔ１（１２１）のｍが加算され，ベクトルレジ
スタｖｔ４（１２２）に保持される。ベクトルレジスタ
ｖｔ４（１２２）の内容が間接アドレスを与える。例え
ば，ｍ＝３，Ｃ(1) ＝１，Ｃ(2) ＝４，Ｃ(3) ＝８，・
・・の場合，間接アドレスは４，８，１１，・・・とな
る。
【００１３】ＶＩＬ命令は，配列Ｂの基本アドレス（メ
モリ領域１２３の配列Ｂの先頭アドレス）から数えて，
ベクトルレジスタｖｔ４に保持される間接アドレスＣ
(1) ＋ｍ，Ｃ(2) ＋ｍ，Ｃ(3) ＋ｍ，・・・だけ変位し
たメモリ領域１２３のアドレスの配列Ｂを取り出し，順
次ベクトルレジスタ１２４にロードする。例えば，Ｃ
(1) ＋ｍ＝４なので，配列Ｂの４番目のデータＢ（４）
を一番目のベクトルレジスタｖｔ５にロードする。Ｃ
(2) ＋ｍ＝７なので，メモリ領域１２３の配列Ｂの７番
目のデータＢ（７）を２番目のベクトルレジスタｖｔ５
にロードする。同様に，Ｃ(3) ＋ｍ＝１１なので，メモ
リ領域１２３の配列Ｂの１１番目のデータＢ（１１）を
３番目のベクトルレジスタｖｔ５にロードする。Ｃ(4)
＋ｍ以降についても同様の処理を行う。
モリ領域１２３の配列Ｂの先頭アドレス）から数えて，
ベクトルレジスタｖｔ４に保持される間接アドレスＣ
(1) ＋ｍ，Ｃ(2) ＋ｍ，Ｃ(3) ＋ｍ，・・・だけ変位し
たメモリ領域１２３のアドレスの配列Ｂを取り出し，順
次ベクトルレジスタ１２４にロードする。例えば，Ｃ
(1) ＋ｍ＝４なので，配列Ｂの４番目のデータＢ（４）
を一番目のベクトルレジスタｖｔ５にロードする。Ｃ
(2) ＋ｍ＝７なので，メモリ領域１２３の配列Ｂの７番
目のデータＢ（７）を２番目のベクトルレジスタｖｔ５
にロードする。同様に，Ｃ(3) ＋ｍ＝１１なので，メモ
リ領域１２３の配列Ｂの１１番目のデータＢ（１１）を
３番目のベクトルレジスタｖｔ５にロードする。Ｃ(4)
＋ｍ以降についても同様の処理を行う。
【００１４】ベクトルレジスタｖｔ５（１２４）に保持
されたデータはその配列順に配列Ａの配列に対応する。
そして，ＶＳＴ命令により，それぞれメモリ領域１２５
の配列Ａに転送される。
されたデータはその配列順に配列Ａの配列に対応する。
そして，ＶＳＴ命令により，それぞれメモリ領域１２５
の配列Ａに転送される。
【００１５】
【発明が解決しようとする課題】従来の技術では，ソー
スプログラムのＤＯループ等をコンパイルしてベクトル
演算により処理する場合には，間接アドレスを生成する
ための（Ｃ（Ｉ）＋ｍ）（Ｉ＝１〜Ｎ）等の演算を必要
として演算回数が多くなり，処理に時間を要するもので
あった。
スプログラムのＤＯループ等をコンパイルしてベクトル
演算により処理する場合には，間接アドレスを生成する
ための（Ｃ（Ｉ）＋ｍ）（Ｉ＝１〜Ｎ）等の演算を必要
として演算回数が多くなり，処理に時間を要するもので
あった。
【００１６】本発明は，コンパイルにより生成されるベ
クトル演算命令の命令数を少なくして，ベクトル演算命
令を最適にコンパイルして高速に処理できるコンパイラ
を提供することを目的とする。
クトル演算命令の命令数を少なくして，ベクトル演算命
令を最適にコンパイルして高速に処理できるコンパイラ
を提供することを目的とする。
【００１７】
【課題を解決するための手段】図６ (b)のＶＡＳ命令の
演算結果（間接アドレス）は，次のＶＩＬ命令で使用さ
れるだけであり，しかも，その演算結果（Ｃ（Ｉ）＋
ｍ）（Ｉ＝１〜Ｎ）はベクトルレジスタｖｔ３（１２
０）の値にそれぞれｍを加えたものである。従って，こ
のような場合には，Ｃ（Ｉ）＋ｍの演算をいちいち行う
必要はなく，ｍに対して配列（Ｂ）のＢ（ｍ）の位置か
らＣ（Ｉ）の値だけシフト位置の配列Ｂのデータを取り
出せば良いことを意味する。すなわち，Ｂ（ｍ）を指定
するアドレスを求めるスカラ演算だけにベクトル演算Ｖ
ＡＳを置き換えることが可能である。
演算結果（間接アドレス）は，次のＶＩＬ命令で使用さ
れるだけであり，しかも，その演算結果（Ｃ（Ｉ）＋
ｍ）（Ｉ＝１〜Ｎ）はベクトルレジスタｖｔ３（１２
０）の値にそれぞれｍを加えたものである。従って，こ
のような場合には，Ｃ（Ｉ）＋ｍの演算をいちいち行う
必要はなく，ｍに対して配列（Ｂ）のＢ（ｍ）の位置か
らＣ（Ｉ）の値だけシフト位置の配列Ｂのデータを取り
出せば良いことを意味する。すなわち，Ｂ（ｍ）を指定
するアドレスを求めるスカラ演算だけにベクトル演算Ｖ
ＡＳを置き換えることが可能である。
【００１８】本発明は，ベクトル演算命令をスカラ命令
で置き換えられる場合には，ベクトル命令をスカラ命令
に置き換えるようにした。図１は本発明の基本構成を示
す。
で置き換えられる場合には，ベクトル命令をスカラ命令
に置き換えるようにした。図１は本発明の基本構成を示
す。
【００１９】図１において，１はソースプログラムであ
る。２はコンパイラであって，ソースプログラム１をコ
ンパイルしてオブジェクトプログラム３を生成するもの
である。
る。２はコンパイラであって，ソースプログラム１をコ
ンパイルしてオブジェクトプログラム３を生成するもの
である。
【００２０】３はソースプログラム１のオブジェクトプ
ログラムである。１０は演算パターン認識部であって，
ソースプログラム１をコンパイルして得られる中間言列
（例えばアセンブラ表現等）の演算パターンを認識する
ものである。
ログラムである。１０は演算パターン認識部であって，
ソースプログラム１をコンパイルして得られる中間言列
（例えばアセンブラ表現等）の演算パターンを認識する
ものである。
【００２１】１１は，命令変更可否判定部であって，ベ
クトル演算命令の演算結果の他の命令に対する依存関係
を調べ，他の命令との依存関係によりベクトル演算命令
をスカラ命令に置き換えられるかを判定するものであ
る。
クトル演算命令の演算結果の他の命令に対する依存関係
を調べ，他の命令との依存関係によりベクトル演算命令
をスカラ命令に置き換えられるかを判定するものであ
る。
【００２２】１２は，スカラ演算命令作成部であって，
スカラ演算命令に置き換えるベクトル演算命令に対して
スカラ演算命令を作成するものである。１３は演算パタ
ーン変更部であって，スカラ演算命令作成部１２で求め
たスカラ演算命令でベクトル演算命令を置き換えるもの
である。
スカラ演算命令に置き換えるベクトル演算命令に対して
スカラ演算命令を作成するものである。１３は演算パタ
ーン変更部であって，スカラ演算命令作成部１２で求め
たスカラ演算命令でベクトル演算命令を置き換えるもの
である。
【００２３】
【作用】図１の本発明の基本構成の動作を説明する。コ
ンパイラ２はソースプログラム１を入力し，アセンブラ
表現等の中間言列に変換する。演算パターン認識部１０
はコンパイルされた中間言列の演算パターンを分析す
る。命令変更可否判定部１１はベクトル演算命令の演算
結果と他の命令との依存関係を調べ，依存関係がなけれ
ば，スカラ演算命令作成部１２にベクトル演算命令に代
わるスカラ演算命令の作成を指示する。例えば，図６
(a)の場合ベクトル演算命令ＶＡＳの演算結果は，ＶＩ
Ｌ命令を実行するための間接アドレスとしてだけ使用さ
れているので，他のスカラ演算命令に置き換えることが
可能である。スカラ演算命令作成部１２は変更可能なベ
クトル演算命令に代わるスカラ演算命令を作成する。例
えば，中間言列が図６ (b)のような場合，ベクトル演算
命令ＶＡＳに置き換えるスカラ演算命令を作成する。演
算パターン変更部１３は，変更するベクトル演算命令，
例えばＶＡＳ命令を削除し，スカラ演算命令作成部１２
の作成したスカラ演算命令を中間言列に組み込み，オブ
ジェクトプログラム３を作成して出力する。
ンパイラ２はソースプログラム１を入力し，アセンブラ
表現等の中間言列に変換する。演算パターン認識部１０
はコンパイルされた中間言列の演算パターンを分析す
る。命令変更可否判定部１１はベクトル演算命令の演算
結果と他の命令との依存関係を調べ，依存関係がなけれ
ば，スカラ演算命令作成部１２にベクトル演算命令に代
わるスカラ演算命令の作成を指示する。例えば，図６
(a)の場合ベクトル演算命令ＶＡＳの演算結果は，ＶＩ
Ｌ命令を実行するための間接アドレスとしてだけ使用さ
れているので，他のスカラ演算命令に置き換えることが
可能である。スカラ演算命令作成部１２は変更可能なベ
クトル演算命令に代わるスカラ演算命令を作成する。例
えば，中間言列が図６ (b)のような場合，ベクトル演算
命令ＶＡＳに置き換えるスカラ演算命令を作成する。演
算パターン変更部１３は，変更するベクトル演算命令，
例えばＶＡＳ命令を削除し，スカラ演算命令作成部１２
の作成したスカラ演算命令を中間言列に組み込み，オブ
ジェクトプログラム３を作成して出力する。
【００２４】本発明によれば，ベクトル演算命令を少な
くして高速に演算処理できるようにコンパイルを最適化
することができる。
くして高速に演算処理できるようにコンパイルを最適化
することができる。
【００２５】
【実施例】図２は本発明の実施例を示す。図２ (a)は，
ソースプログラムであって，図６ (a)と同じものであ
る。従って説明は省略する。
ソースプログラムであって，図６ (a)と同じものであ
る。従って説明は省略する。
【００２６】図２ (b)は，ソースプログラム３０を本発
明のコンパイラによりコンパイルして得られる結果のア
センブラ表現３１である。図６ (b)との相違点は，図６
(b)のＶＡＳ命令が削除され，かわりにスカラ演算命令
であるＡＤＤＲ命令，ＭＵＬＴ命令，ＡＤＤ命令が付け
加えられている点である。
明のコンパイラによりコンパイルして得られる結果のア
センブラ表現３１である。図６ (b)との相違点は，図６
(b)のＶＡＳ命令が削除され，かわりにスカラ演算命令
であるＡＤＤＲ命令，ＭＵＬＴ命令，ＡＤＤ命令が付け
加えられている点である。
【００２７】図２ (b)の処理を図３により説明する。図
３は本発明の実施例の動作説明図である。図３におい
て，４１はメモリ領域であって，ｍを保持するものであ
る。
３は本発明の実施例の動作説明図である。図３におい
て，４１はメモリ領域であって，ｍを保持するものであ
る。
【００２８】４２はメモリ領域であって，配列Ｃを保持
するものである。４３はベクトルレジスタｖｔ６であっ
て，配列Ｃを保持するものである。４４はレジスタｔ１
であって，配列Ｂのメモリの先頭領域のアドレスＸを保
持するものである。
するものである。４３はベクトルレジスタｖｔ６であっ
て，配列Ｃを保持するものである。４４はレジスタｔ１
であって，配列Ｂのメモリの先頭領域のアドレスＸを保
持するものである。
【００２９】４５はレジスタであって，ｍを保持するも
のである。４６はレジスタであって，８×ｍの演算結果
を計算するものである（本実施例では，倍精度で計算す
る場合について説明しているので，ｍを８倍する。単精
度の場合には４倍である）。
のである。４６はレジスタであって，８×ｍの演算結果
を計算するものである（本実施例では，倍精度で計算す
る場合について説明しているので，ｍを８倍する。単精
度の場合には４倍である）。
【００３０】４７はレジスタであって，（配列Ｂの先頭
アドレス（Ｘ）＋８×ｍ）を計算して得られる配列Ｂの
ｍ番目のデータＢ（ｍ）のアドレスを保持するものであ
る。５０はメモリ領域であって，配列Ｂを保持するもの
である。
アドレス（Ｘ）＋８×ｍ）を計算して得られる配列Ｂの
ｍ番目のデータＢ（ｍ）のアドレスを保持するものであ
る。５０はメモリ領域であって，配列Ｂを保持するもの
である。
【００３１】５１はベクトルレジスタｖｔ７であって，
配列Ｂから取り出して配列Ａに転送するデータを保持す
るものである。５２はメモリ領域であって，配列Ａを保
持するものである。
配列Ｂから取り出して配列Ａに転送するデータを保持す
るものである。５２はメモリ領域であって，配列Ａを保
持するものである。
【００３２】図３を参照して図２ (b)のアセンブラ表現
３１の動作を説明する。ＡＤＤＲ命令により配列Ｂの先
頭アドレスＸをレジスタｔ１（４４）にロードする。
３１の動作を説明する。ＡＤＤＲ命令により配列Ｂの先
頭アドレスＸをレジスタｔ１（４４）にロードする。
【００３３】Ｌ命令により，ｍをレジスタｔ２（４５）
にロードする。ＭＵＬＴ命令により，レジスタｔ２（４
５）の内容を８倍し，レジスタｔ３（４６）に保持す
る。
にロードする。ＭＵＬＴ命令により，レジスタｔ２（４
５）の内容を８倍し，レジスタｔ３（４６）に保持す
る。
【００３４】ＡＤＤ命令により，レジスタｔ１（４４）
の内容（Ｘ）とレジスタｔ３（４６）の内容（８ｍ）を
加算し，結果をレジスタｔ４（４７）に保持する。ＶＬ
命令により，メモリ領域４２の配列Ｃをベクトルレジス
タｖｔ６（４３）にロードする。
の内容（Ｘ）とレジスタｔ３（４６）の内容（８ｍ）を
加算し，結果をレジスタｔ４（４７）に保持する。ＶＬ
命令により，メモリ領域４２の配列Ｃをベクトルレジス
タｖｔ６（４３）にロードする。
【００３５】ＶＩＬ命令により，Ｂ（ｍ）のアドレスか
らレジスタｖｔ６（４３）のＣ（Ｉ）（Ｉ＝１〜Ｎ）の
値だけ変位した配列Ｂを取り出し，ベクトルレジスタｖ
ｔ７（５１）に転送する。配列ＢのデータＢ（ｍ）の位
置はレジスタｔ４（４７）の値により計算する。
らレジスタｖｔ６（４３）のＣ（Ｉ）（Ｉ＝１〜Ｎ）の
値だけ変位した配列Ｂを取り出し，ベクトルレジスタｖ
ｔ７（５１）に転送する。配列ＢのデータＢ（ｍ）の位
置はレジスタｔ４（４７）の値により計算する。
【００３６】例えば，ｍ＝３，Ｃ（１）＝１，Ｃ（２）
＝４，Ｃ（３）＝８，・・・とする。配列ＢのＢ（３）
（＝Ｂ（ｍ））は，レジスタｔ４（４７）の値から求ま
る。そこで，Ｂ（３）を基準にして，ベクトルレジスタ
ｖｔ６（４３）の値（配列Ｃ）を参照し，配列Ｂ（３）
からＣ（１）＝１だけ変位した位置にあるＢ（４）を求
め，ベクトルレジスタｖｔ７（５１）に転送する。ま
た，配列Ｂ（３）からＣ（２）＝４だけ変位した位置に
あるＢ（７）を求め，ベクトルレジスタｖｔ７（５１）
に転送する。配列Ｂ（３）からＣ（３）＝８だけ変位し
た位置にあるＢ（１１）を求め，ベクトルレジスタｖｔ
７（５１）に転送する。同様に，Ｃ（４）以後に対応す
る配列Ｂのデータを取り出し，それぞれ対応するベクト
ルレジスタｖｔ７（５１）に転送する。
＝４，Ｃ（３）＝８，・・・とする。配列ＢのＢ（３）
（＝Ｂ（ｍ））は，レジスタｔ４（４７）の値から求ま
る。そこで，Ｂ（３）を基準にして，ベクトルレジスタ
ｖｔ６（４３）の値（配列Ｃ）を参照し，配列Ｂ（３）
からＣ（１）＝１だけ変位した位置にあるＢ（４）を求
め，ベクトルレジスタｖｔ７（５１）に転送する。ま
た，配列Ｂ（３）からＣ（２）＝４だけ変位した位置に
あるＢ（７）を求め，ベクトルレジスタｖｔ７（５１）
に転送する。配列Ｂ（３）からＣ（３）＝８だけ変位し
た位置にあるＢ（１１）を求め，ベクトルレジスタｖｔ
７（５１）に転送する。同様に，Ｃ（４）以後に対応す
る配列Ｂのデータを取り出し，それぞれ対応するベクト
ルレジスタｖｔ７（５１）に転送する。
【００３７】ＶＳＴ命令により，ベクトルレジスタｖｔ
７のデータをそれぞれの対応する配列Ａのメモリ領域５
２に転送する。以上のように，図２ (b)のアセンブラ表
現３１では，図６ (b)のベクトル演算命令であるＶＡＳ
命令がない代わりにＡＤＤＲ命令，ＭＵＬＴ命令，ＡＤ
Ｄ命令の３命令が付け加えられているが，それらはスカ
ラ命令であるので，ＶＡＳ命令の実行時間より短時間で
処理することができる。そのため，図２ (b)のアセンブ
ラ表現は，図６ (b)のアセンブラ表現より高速に処理す
ることが可能である。
７のデータをそれぞれの対応する配列Ａのメモリ領域５
２に転送する。以上のように，図２ (b)のアセンブラ表
現３１では，図６ (b)のベクトル演算命令であるＶＡＳ
命令がない代わりにＡＤＤＲ命令，ＭＵＬＴ命令，ＡＤ
Ｄ命令の３命令が付け加えられているが，それらはスカ
ラ命令であるので，ＶＡＳ命令の実行時間より短時間で
処理することができる。そのため，図２ (b)のアセンブ
ラ表現は，図６ (b)のアセンブラ表現より高速に処理す
ることが可能である。
【００３８】図４は本発明の実施例構成を示す。図４に
おいて，６０はソースプログラムである。
おいて，６０はソースプログラムである。
【００３９】６１は処理装置であって，ＣＰＵとメモリ
により構成されるものである。６２はオブジェクトプロ
グラムである。６５はコンパイラである。
により構成されるものである。６２はオブジェクトプロ
グラムである。６５はコンパイラである。
【００４０】６６はプログラム入力部であって，ソース
プログラム６０を入力するものである。６６’はプログ
ラム分析部であって，ソースプログラムの内容を分析
し，ベクトル化する部分とそれ以外のスカラ処理をする
部分を求めるものである。
プログラム６０を入力するものである。６６’はプログ
ラム分析部であって，ソースプログラムの内容を分析
し，ベクトル化する部分とそれ以外のスカラ処理をする
部分を求めるものである。
【００４１】６７はベクトル化処理部であって，ソース
プログラムの内容のうち，ベクトル化できる部分をベク
トル化してコンパイルするものである。６７’はスカラ
処理部であって，スカラ処理のコンパイルをするもので
ある。
プログラムの内容のうち，ベクトル化できる部分をベク
トル化してコンパイルするものである。６７’はスカラ
処理部であって，スカラ処理のコンパイルをするもので
ある。
【００４２】６８は命令スケジューリング部であって，
生成された命令のスケジューリングを行うものである。
６９はオブジェクト生成部であって，最終的な中間言列
（アセンブラ表現）を機械語に変換し，オブジェクトプ
ログラム６２を生成するものである。
生成された命令のスケジューリングを行うものである。
６９はオブジェクト生成部であって，最終的な中間言列
（アセンブラ表現）を機械語に変換し，オブジェクトプ
ログラム６２を生成するものである。
【００４３】７０は演算パターン処理部であって，演算
パターンの作成，変更等を行うものである。７１は演算
パターン認識部であって，ソースプログラム６０をコン
パイルして得られる中間言列の演算パターンを認識する
ものである。
パターンの作成，変更等を行うものである。７１は演算
パターン認識部であって，ソースプログラム６０をコン
パイルして得られる中間言列の演算パターンを認識する
ものである。
【００４４】７２は命令変更可否判定部であって，中間
言列のベクトル演算命令をスカラ演算命令に変更可能で
あるかどうかの判定を行うものである。７３はスカラ演
算命令作成部であって，ベクトル演算命令をスカラ演算
命令に変更できる場合に変更するためのスカラ演算命令
を作成するものである。
言列のベクトル演算命令をスカラ演算命令に変更可能で
あるかどうかの判定を行うものである。７３はスカラ演
算命令作成部であって，ベクトル演算命令をスカラ演算
命令に変更できる場合に変更するためのスカラ演算命令
を作成するものである。
【００４５】７４は演算パターン変更部であって，スカ
ラ演算命令に変更するベクトル演算命令を削除し，代わ
りのスカラ演算命令を挿入し，最終的な演算パターン
（最終的な中間言列）を生成するものである。
ラ演算命令に変更するベクトル演算命令を削除し，代わ
りのスカラ演算命令を挿入し，最終的な演算パターン
（最終的な中間言列）を生成するものである。
【００４６】図５の構成の動作を説明する。プログラム
入力部６６はソースプログラム６０を入力する。プログ
ラム分析部６６’はソースプログラムの内容を分析し，
ベクトル化処理する部分とそれ以外のスカラ処理する部
分に切り分ける。ベクトル化処理部６７はソースプログ
ラムのうちベクトル化できる部分をベクトル演算命令に
よりコンパイルしてアセンブラ表現に変換する。スカラ
処理部６７’はソースプログラムの内容のうちスカラ処
理する部分をコンパイルしてアセンブラ表現に変換す
る。演算パターン認識部７１はコンパイルされたアセン
ブラ表現の内容を分析し，演算パターンを認識する。命
令変更可否判定部７２は，演算パターンのベクトル演算
命令に着目し，例えば，ベクトル演算命令がＶＡＳ命令
の場合には，そこで使用されている間接アドレスが他の
命令で使用されているかどうか等を分析し，他のスカラ
演算命令に置き換えることが可能かどうかを判定する。
スカラ演算命令作成部７３はスカラ演算命令に置き換え
ることのできるベクトル演算命令に対して，置き換える
ためのスカラ演算命令を作成する。演算パターン変更部
は，スカラ演算命令に変更するベクトル演算命令を削除
し，置き換えるスカラ演算命令を挿入する。オブジェク
ト生成部６９は演算パターン変更部７４の作成した最終
的な中間言列（アセンブラ表現）を機械言のオブジェク
トプログラムに変換し出力する。
入力部６６はソースプログラム６０を入力する。プログ
ラム分析部６６’はソースプログラムの内容を分析し，
ベクトル化処理する部分とそれ以外のスカラ処理する部
分に切り分ける。ベクトル化処理部６７はソースプログ
ラムのうちベクトル化できる部分をベクトル演算命令に
よりコンパイルしてアセンブラ表現に変換する。スカラ
処理部６７’はソースプログラムの内容のうちスカラ処
理する部分をコンパイルしてアセンブラ表現に変換す
る。演算パターン認識部７１はコンパイルされたアセン
ブラ表現の内容を分析し，演算パターンを認識する。命
令変更可否判定部７２は，演算パターンのベクトル演算
命令に着目し，例えば，ベクトル演算命令がＶＡＳ命令
の場合には，そこで使用されている間接アドレスが他の
命令で使用されているかどうか等を分析し，他のスカラ
演算命令に置き換えることが可能かどうかを判定する。
スカラ演算命令作成部７３はスカラ演算命令に置き換え
ることのできるベクトル演算命令に対して，置き換える
ためのスカラ演算命令を作成する。演算パターン変更部
は，スカラ演算命令に変更するベクトル演算命令を削除
し，置き換えるスカラ演算命令を挿入する。オブジェク
ト生成部６９は演算パターン変更部７４の作成した最終
的な中間言列（アセンブラ表現）を機械言のオブジェク
トプログラムに変換し出力する。
【００４７】図５は，本発明の演算パターン処理部のフ
ローチャートの例である。 Ｓ１ 演算パターン認識部７１はベクトル化処理部６７
とスカラ処理部６７’のコンパイルにより生成された中
間言列（アセンブラ表現）からベクトルデータとスカラ
データの加算があるかを検索する。
ローチャートの例である。 Ｓ１ 演算パターン認識部７１はベクトル化処理部６７
とスカラ処理部６７’のコンパイルにより生成された中
間言列（アセンブラ表現）からベクトルデータとスカラ
データの加算があるかを検索する。
【００４８】Ｓ２ 命令変更可否判定部７２は，Ｓ１の
演算結果が，ベクトルロード命令（ＶＩＬ）の間接アド
レス配列として使用されているかを検索する。 Ｓ３ 命令変更可否判定部７２により，ベクトルロード
命令（ＶＩＬ）の間接アドレスとして使用されていると
認識された場合には，ＶＩＬ命令の基本アドレス部分に
使用するスカラデータにＳ１のスカラデータを組み込む
ために，スカラ演算命令を作成し，命令列に挿入する。
演算結果が，ベクトルロード命令（ＶＩＬ）の間接アド
レス配列として使用されているかを検索する。 Ｓ３ 命令変更可否判定部７２により，ベクトルロード
命令（ＶＩＬ）の間接アドレスとして使用されていると
認識された場合には，ＶＩＬ命令の基本アドレス部分に
使用するスカラデータにＳ１のスカラデータを組み込む
ために，スカラ演算命令を作成し，命令列に挿入する。
【００４９】Ｓ４ 演算パターン変更部７４は，Ｓ３の
演算結果をベクトルロード命令（ＶＩＬ命令）の基本ア
ドレス部分に組み込む。 Ｓ５ 演算パターン変更部７４は，Ｓ１のベクトルデー
タとスカラデータの加算命令（ＶＡＳ）を削除する。
演算結果をベクトルロード命令（ＶＩＬ命令）の基本ア
ドレス部分に組み込む。 Ｓ５ 演算パターン変更部７４は，Ｓ１のベクトルデー
タとスカラデータの加算命令（ＶＡＳ）を削除する。
【００５０】
【発明の効果】本発明のコンパイラによれば，生成され
るオブジェクトプログラムのベクトル演算命令が少なく
なる。そのため，ベクトル演算が高速化され，最適化さ
れたコンパイルを行うことができる。
るオブジェクトプログラムのベクトル演算命令が少なく
なる。そのため，ベクトル演算が高速化され，最適化さ
れたコンパイルを行うことができる。
【図１】本発明の基本構成を示す図である。
【図２】本発明の実施例を示す図である。
【図３】本発明の実施例の動作説明図である。
【図４】本発明の実施例構成を示す図である。
【図５】本発明の演算パターン処理部のフローチャート
てある。
てある。
【図６】従来技術の説明図である。
【図７】従来技術の説明図である。
１ ：ソースプログラム ２ ：コンバイラ ３ ：オブジェクトプログラム １０：演算パターン認識部 １１：命令変更可否判定部 １２：スカラ演算命令作成部 １３：演算パターン作成部
Claims (2)
- 【請求項１】 ソースプログラムに基づいてオブジェク
トプログラムを生成するコンパイラにおいて，ソースプ
ログラムをコンパイルした中間言列の演算パターンを認
識する演算パターン認識部と，ベクトル演算命令をスカ
ラ演算命令に変更することの可否を判定する命令変更可
否判定部と，スカラ演算命令に変更可能なベクトル演算
命令に対して変更するスカラ演算命令を作成するスカラ
演算命令作成部と，該ベクトル演算命令を該スカラ演算
命令に置き換える演算パターン変更部とを備えたことを
特徴とするベクトル演算の最適化コンパイラ。 - 【請求項２】 請求項１において，該中間言列はアセン
ブラ表現であり，スカラ演算命令に置き換える対象のベ
クトル演算命令はＶＡＳ命令であって，ＶＡＳ命令によ
り生成される間接アドレスが他の命令で使用されていな
い場合に，該ＶＡＳ命令を他のスカラ演算命令に置き換
えることを特徴とするベクトル演算の最適化コンパイ
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31464894A JP3730675B2 (ja) | 1994-12-19 | 1994-12-19 | 処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31464894A JP3730675B2 (ja) | 1994-12-19 | 1994-12-19 | 処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08171554A true JPH08171554A (ja) | 1996-07-02 |
| JP3730675B2 JP3730675B2 (ja) | 2006-01-05 |
Family
ID=18055864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31464894A Expired - Fee Related JP3730675B2 (ja) | 1994-12-19 | 1994-12-19 | 処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3730675B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018084A1 (fr) * | 1996-10-18 | 1998-04-30 | Fujitsu Limited | Dispositif et procede servant a accelerer la vitesse d'acces a une memoire |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102231118B (zh) * | 2011-07-25 | 2013-12-18 | 中国科学技术大学 | 一种基于龙芯3a向量访存的编译优化方法 |
-
1994
- 1994-12-19 JP JP31464894A patent/JP3730675B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018084A1 (fr) * | 1996-10-18 | 1998-04-30 | Fujitsu Limited | Dispositif et procede servant a accelerer la vitesse d'acces a une memoire |
| US6279152B1 (en) * | 1996-10-18 | 2001-08-21 | Fujitsu Limited | Apparatus and method for high-speed memory access |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3730675B2 (ja) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6286135B1 (en) | Cost-sensitive SSA-based strength reduction algorithm for a machine with predication support and segmented addresses | |
| US4710872A (en) | Method for vectorizing and executing on an SIMD machine outer loops in the presence of recurrent inner loops | |
| Cronquist et al. | Specifying and compiling applications for RaPiD | |
| US8966459B2 (en) | Processors and compiling methods for processors | |
| JP4339907B2 (ja) | マルチプロセッサ向け最適コード生成方法及びコンパイル装置 | |
| US4821181A (en) | Method for converting a source program of high level language statement into an object program for a vector processor | |
| US6877150B1 (en) | Method of transforming software language constructs to functional hardware equivalents | |
| JPH0475139A (ja) | ループ並列化装置 | |
| JPH0814817B2 (ja) | 自動ベクトル化方法 | |
| JPH06324881A (ja) | メモリデータの重なり判定機能を備えたコンパイラ装置 | |
| US20010044930A1 (en) | Loop optimization method and a compiler | |
| JP3730675B2 (ja) | 処理装置 | |
| JP3318051B2 (ja) | 翻訳処理方法 | |
| JP3175768B2 (ja) | 複合型命令スケジューリング処理装置 | |
| JPH04293150A (ja) | コンパイル方法 | |
| JP3196625B2 (ja) | 並列化コンパイル方式 | |
| JP7088276B1 (ja) | コンパイル装置、コンパイル方法、及びコンパイルプログラム | |
| JPH09325888A (ja) | データ処理装置 | |
| JP2585793B2 (ja) | コンパイラシステム | |
| US6694512B1 (en) | Data processing device, data processing method and supply medium thereof | |
| Dechering et al. | V-cal: a Calculus for the Compilation of Data Parallel Languages | |
| JPH04252336A (ja) | プログラム最適化処理装置 | |
| JP3367438B2 (ja) | 条件実行処理装置 | |
| JP3542538B2 (ja) | プログラム最適化処理装置及びプログラム最適化方法 | |
| JPH1196018A (ja) | コンパイル装置及び方法並びにコンパイル実行プログラムを記録したコンピュータ読み取り可能な記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |