JPH03164827A - ２次記憶装置への分割格納方式 - Google Patents
２次記憶装置への分割格納方式Info
- Publication number
- JPH03164827A JPH03164827A JP1302131A JP30213189A JPH03164827A JP H03164827 A JPH03164827 A JP H03164827A JP 1302131 A JP1302131 A JP 1302131A JP 30213189 A JP30213189 A JP 30213189A JP H03164827 A JPH03164827 A JP H03164827A
- Authority
- JP
- Japan
- Prior art keywords
- secondary storage
- memory
- data
- storage device
- storage devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 101100007970 Mus musculus Ctdspl gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２次記憶装置へのアクセス方法に係り。
特に大量データのＩ／Ｏを必要とするシステムに好敵な
メモリ上の大量データの格納方式に関する。
メモリ上の大量データの格納方式に関する。
従来の処理方式では特開昭６３−１８４９６４号に記載
のように、多重化した複数のファイルからデータを分割
して読出すことにより、データ読出し時の処理の高速化
を図っていた。
のように、多重化した複数のファイルからデータを分割
して読出すことにより、データ読出し時の処理の高速化
を図っていた。
上記従来技術は、データ書込み時の高速化の点について
配慮がされておらず、大量データを一括して書込む場合
に処理時間がかかる問題があった。
配慮がされておらず、大量データを一括して書込む場合
に処理時間がかかる問題があった。
本発明の口約は、大量データの一括した書込み及び読込
み処理を高速化することにある。
み処理を高速化することにある。
上記口約を達成するために、大量データを割当て可能な
２次記憶装置数分のブロックに分割し。
２次記憶装置数分のブロックに分割し。
各ブロック単位にＩ／Ｏを行うようにしたものである。
メモリ上の連続した大量データを複数のブロックに分割
し、Ｉｇ込みは、このブロック毎に割当てられた２次記
憶装置へ行う、また、読込みは複数の２次記憶装置から
各ブロック毎に行う、これによって、書込み及び読込み
は各々のブロックを並行して処理できるようになるので
高速化を図れる。
し、Ｉｇ込みは、このブロック毎に割当てられた２次記
憶装置へ行う、また、読込みは複数の２次記憶装置から
各ブロック毎に行う、これによって、書込み及び読込み
は各々のブロックを並行して処理できるようになるので
高速化を図れる。
以下、本発明の一実施例を図面により詳細に説明する。
第１図は、本発明を実現する大容量ＤＩ３の書込み及び
読込みを行うシステムの構成図を示す、第１図において
大容量ＤＢの書込み及び読込みを行うシステムは、大容
量メモリ１と複数の２次記憶装置２とメモリｌ上のＤＢ
の２次記憶装置２への書込み及び２次記憶装ｒａ２から
メモリ１上へのＤＢの読込みを制御するメインＩ／Ｏ制
御部３と２次記憶装置２に対応するサブＩ／Ｏ制御部４
から成る。
読込みを行うシステムの構成図を示す、第１図において
大容量ＤＢの書込み及び読込みを行うシステムは、大容
量メモリ１と複数の２次記憶装置２とメモリｌ上のＤＢ
の２次記憶装置２への書込み及び２次記憶装ｒａ２から
メモリ１上へのＤＢの読込みを制御するメインＩ／Ｏ制
御部３と２次記憶装置２に対応するサブＩ／Ｏ制御部４
から成る。
本′：Ａ施例では、大容量ＤＢを該当するＤＢ３に割当
て可能な２次記憶装こ数分のブロックに分割し。
て可能な２次記憶装こ数分のブロックに分割し。
各ブロックに１つの２次記憶装置を割当てる。
第２図に大官ＪｉＤＢと２次記憶＊ｉ！！の関係を示す
、第２図において、大官ＩＤＢ （ＲＢＡＯ〜ＲＢＡ（
ｎ＋１））はブロック１ａ〜ブｃｒ７りｎＩＦｌに分割
され、ブロック０１＠は２次記憶装Ｗ１２０にブロック
ｎ１′″は２次記憶装置２ｎに対応するようＤＢ３の先
頭アドレスからの相対アドレスによってメインＩ／Ｏ制
御部３で管理される。Ｉ／Ｏ要求が出されると、メイン
Ｉ／Ｏ制御部３がサブ■／Ｏ制御部４に指示し、Ｉ／Ｏ
を行う。
、第２図において、大官ＩＤＢ （ＲＢＡＯ〜ＲＢＡ（
ｎ＋１））はブロック１ａ〜ブｃｒ７りｎＩＦｌに分割
され、ブロック０１＠は２次記憶装Ｗ１２０にブロック
ｎ１′″は２次記憶装置２ｎに対応するようＤＢ３の先
頭アドレスからの相対アドレスによってメインＩ／Ｏ制
御部３で管理される。Ｉ／Ｏ要求が出されると、メイン
Ｉ／Ｏ制御部３がサブ■／Ｏ制御部４に指示し、Ｉ／Ｏ
を行う。
割当て可能な２次記憶装置が少ない場合、大官ＨｋＤＩ
３を有限のブロックに分割し、２次記憶装置をラップア
ラウンドする形で各ブロックを割当て、Ｉｌｏの分散を
図るようにする。第３図に２次記憶装置が少ない場合の
大容量ＤＢと２次記憶装置の関係を示す、Ｉ／Ｏ制御は
第２図の場合と同様である。
３を有限のブロックに分割し、２次記憶装置をラップア
ラウンドする形で各ブロックを割当て、Ｉｌｏの分散を
図るようにする。第３図に２次記憶装置が少ない場合の
大容量ＤＢと２次記憶装置の関係を示す、Ｉ／Ｏ制御は
第２図の場合と同様である。
第４図は大容量Ｄ Ｂ （ＲＩ３ Ａ Ｏ” ＲＩ３
Ａ （ｎ ＋１））の書込みを行う流れ図を示す、大容
量ＤＢの書込み要求が発生した場合、メインＩ／Ｏ制御
部３は、書込む必要のあるＤＢ３がどのブロックに存在
するかを求め、各ブロック単位に先頭ＲＩ３Ａと最終Ｒ
ＢＡ及び該当するブロックに割当てられた２次記憶装置
２の情報をサブＩ／Ｏ制御部４に連絡指示する。サブＩ
／Ｏ制御部４０〜サブエ／Ｏ制御部４ｎでは、要求を受
取ると同時にＩ／Ｏ処理を開始し、処理を完了するとメ
インＩ／Ｏ制御部３にリターンする。メインＩ ／Ｏ＄
ＩＪ御部３は連絡指示した全てのサブＩ／Ｏ制御部から
のリターン通知を受取ると処理完了となる。
Ａ （ｎ ＋１））の書込みを行う流れ図を示す、大容
量ＤＢの書込み要求が発生した場合、メインＩ／Ｏ制御
部３は、書込む必要のあるＤＢ３がどのブロックに存在
するかを求め、各ブロック単位に先頭ＲＩ３Ａと最終Ｒ
ＢＡ及び該当するブロックに割当てられた２次記憶装置
２の情報をサブＩ／Ｏ制御部４に連絡指示する。サブＩ
／Ｏ制御部４０〜サブエ／Ｏ制御部４ｎでは、要求を受
取ると同時にＩ／Ｏ処理を開始し、処理を完了するとメ
インＩ／Ｏ制御部３にリターンする。メインＩ ／Ｏ＄
ＩＪ御部３は連絡指示した全てのサブＩ／Ｏ制御部から
のリターン通知を受取ると処理完了となる。
本実施例によれば、大容量ＤＢの一括した書込みにおけ
る１／Ｏ時間の短縮を図ることができる。
る１／Ｏ時間の短縮を図ることができる。
大官ＩＤＢの書込み処理中のシステムダウンに対しては
、ジャーナルを分割されたブロック単位に取得しておき
、書込み完了となっていない２次記憶装置に対してのみ
当該ブロックのジャーナルからＤＢ回復を行うようにす
る。
、ジャーナルを分割されたブロック単位に取得しておき
、書込み完了となっていない２次記憶装置に対してのみ
当該ブロックのジャーナルからＤＢ回復を行うようにす
る。
第５図は大容量ＤＢが複数ブロックに分割され。
複数の２次記憶装ｒａ２に格納されている場合の読込み
を行う流れ図を示す、メモリ１上への読込み要求が発生
した場合、メインＩ／Ｏ制御部３は、読込み先頭アドレ
ス及び読込みを行う２次記憶装ｒａ２の情報をサブＩ／
Ｏ制御部４に連絡指示する。
を行う流れ図を示す、メモリ１上への読込み要求が発生
した場合、メインＩ／Ｏ制御部３は、読込み先頭アドレ
ス及び読込みを行う２次記憶装ｒａ２の情報をサブＩ／
Ｏ制御部４に連絡指示する。
サブＩ／Ｏ制御部４０〜サブＩ／Ｏ制御部４ｎでは要求
を受取ると同時にＩ／Ｏ処理をｆｆｆｆ始し、処理を完
了するとメインｌ／Ｏｉ１１ＩＪ御部３にリターンする
。メインＩ／Ｏ制御部３は連絡した全てのサブＩ／Ｏ＄
ＩＪ９１１部からのリターン通知を受取ると処理完了と
なる。
を受取ると同時にＩ／Ｏ処理をｆｆｆｆ始し、処理を完
了するとメインｌ／Ｏｉ１１ＩＪ御部３にリターンする
。メインＩ／Ｏ制御部３は連絡した全てのサブＩ／Ｏ＄
ＩＪ９１１部からのリターン通知を受取ると処理完了と
なる。
本実施例によれば、複数の２次記憶装置に格納された大
官、ｊ！ＤＢの読込みにおける１／Ｏ時間の短縮を図る
ことができる。
官、ｊ！ＤＢの読込みにおける１／Ｏ時間の短縮を図る
ことができる。
２次記憶装置からの読込み時に書込み未完のブロックで
あることを検知した場合、当該ブロックに対応するジャ
ーナルからＤＩ３回復を行う。
あることを検知した場合、当該ブロックに対応するジャ
ーナルからＤＩ３回復を行う。
〔発明の効果〕
本発明によれば、メモリ上の連続した大量データの書込
み及び読込みを複数ブロックに分割して並行処理できる
ので、ｍブロックに分割した場合１７０時間を約１７
ｍに短縮する効果がある。
み及び読込みを複数ブロックに分割して並行処理できる
ので、ｍブロックに分割した場合１７０時間を約１７
ｍに短縮する効果がある。
第１図は大容量ＤＢの書込み及び読込みを行うシステム
の（３次図、第２図はメモリ上の大容量ＤＢと２次記憶
装置の関係図、第３図は割当て可能な２次記憶装置が少
ない場合のメモリ上の大官ＩＤＥと２次記憶装置の関係
図、第４図はメモリ上の大容量ＤＩ３の書込みを行う流
れ図、第５図は２次記憶装置に分割格納されたＤＢの読
込みを行う流れ図である。 １・・・メモリ、２・・・２次記憶装置、３・・・メイ
ンｌ／Ｏ１制御部、４・・・サブエ／○ｆＩｉ１１御部
。 １ｏ・・・ブロック化されたメモリ上のＤＢ （ブロッ
クＯ）。 １１・・・ブロック化されたメモリ上のＤＢ（ブロック
１）。 １ ｎ・・・ブロック化されたメモリ上のＤＢ（ブロッ
クｎ）ｔ ２０・・・ブロックＯを格納する２次記憶装置。 ２１・・・ブロック１を格納する２次記憶装置。 ２ｎ・・・ブロックｎを格納する２次記憶装置。 ４０・・・ブロック○のＩ／Ｏを行う制御部。 ４１・・・ブロック１のＩ／Ｏを行う制御部。 ４ｎ・・・ブロックｎのＩ／Ｏを行う制御部。 稟 図 纂 仝 図
の（３次図、第２図はメモリ上の大容量ＤＢと２次記憶
装置の関係図、第３図は割当て可能な２次記憶装置が少
ない場合のメモリ上の大官ＩＤＥと２次記憶装置の関係
図、第４図はメモリ上の大容量ＤＩ３の書込みを行う流
れ図、第５図は２次記憶装置に分割格納されたＤＢの読
込みを行う流れ図である。 １・・・メモリ、２・・・２次記憶装置、３・・・メイ
ンｌ／Ｏ１制御部、４・・・サブエ／○ｆＩｉ１１御部
。 １ｏ・・・ブロック化されたメモリ上のＤＢ （ブロッ
クＯ）。 １１・・・ブロック化されたメモリ上のＤＢ（ブロック
１）。 １ ｎ・・・ブロック化されたメモリ上のＤＢ（ブロッ
クｎ）ｔ ２０・・・ブロックＯを格納する２次記憶装置。 ２１・・・ブロック１を格納する２次記憶装置。 ２ｎ・・・ブロックｎを格納する２次記憶装置。 ４０・・・ブロック○のＩ／Ｏを行う制御部。 ４１・・・ブロック１のＩ／Ｏを行う制御部。 ４ｎ・・・ブロックｎのＩ／Ｏを行う制御部。 稟 図 纂 仝 図
Claims (1)
- １、連続したメモリ上のデータを２次記憶装置に格納ま
たは２次記憶装置に格納されている連続したデータを読
込むシステムにおいて、メモリ上の大量データを複数の
２次記憶装置に分割して格納することにより、大量デー
タのＩ／Ｏを並行処理してＩ／Ｏ時間の短縮を行うこと
を特徴とする２次記憶装置への分割格納方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302131A JPH03164827A (ja) | 1989-11-22 | 1989-11-22 | ２次記憶装置への分割格納方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1302131A JPH03164827A (ja) | 1989-11-22 | 1989-11-22 | ２次記憶装置への分割格納方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03164827A true JPH03164827A (ja) | 1991-07-16 |
Family
ID=17905291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1302131A Pending JPH03164827A (ja) | 1989-11-22 | 1989-11-22 | ２次記憶装置への分割格納方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03164827A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048358A (ja) * | 2004-08-04 | 2006-02-16 | Hitachi Ltd | 記憶システム及びデータ処理システム |
-
1989
- 1989-11-22 JP JP1302131A patent/JPH03164827A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006048358A (ja) * | 2004-08-04 | 2006-02-16 | Hitachi Ltd | 記憶システム及びデータ処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5239640A (en) | Data storage system and method including data and checksum write staging storage | |
| US6510491B1 (en) | System and method for accomplishing data storage migration between raid levels | |
| JP3688835B2 (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| JP3177015B2 (ja) | 半導体メモリ装置の制御方法 | |
| JPH03164827A (ja) | ２次記憶装置への分割格納方式 | |
| EP0522728B1 (en) | Method for efficient access of data stored in a nexus table | |
| KR100294314B1 (ko) | 데이터처리시스템및방법과그런시스템과의통신시스템 | |
| JP2975253B2 (ja) | 多重化ボリューム装置 | |
| JPS62179035A (ja) | ジャーナル版数更新方法 | |
| JPS601672A (ja) | 磁気デイスク装置の不良ブロツク処理方法 | |
| JPH04155546A (ja) | マルチボリュームファイル処理方法 | |
| US4809218A (en) | Apparatus and method for increased system bus utilization in a data processing system | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPH026094B2 (ja) | ||
| JPS63168761A (ja) | 並列処理系構成方式 | |
| JPS6043756A (ja) | メモリ管理方式 | |
| JPH0333949A (ja) | ファイル記憶装置 | |
| JPS62216060A (ja) | バツフア管理方式 | |
| JPS63224487A (ja) | デイジタルデ−タレコ−ダ制御装置 | |
| JPS6330951A (ja) | 通信制御処理装置におけるデ−タ転送方式 | |
| JPH0325645A (ja) | 仮想空間のスワッピング方式 | |
| JPS595928B2 (ja) | 診断プログラムのロ−デイング処理方式 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH02197914A (ja) | 情報ファイル制御方式 | |
| JPS63316151A (ja) | デ−タ転送高速化装置 |