JPH0316042B2 - - Google Patents
Info
- Publication number
- JPH0316042B2 JPH0316042B2 JP59130441A JP13044184A JPH0316042B2 JP H0316042 B2 JPH0316042 B2 JP H0316042B2 JP 59130441 A JP59130441 A JP 59130441A JP 13044184 A JP13044184 A JP 13044184A JP H0316042 B2 JPH0316042 B2 JP H0316042B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- hysteresis
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/2893—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は２つの安定状態をもつ双安定回路に係
り、特に、出力が定電流となりヒステリシス作動
値が電源電圧に依存せず電流によつて決るヒステ
リシス回路に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a bistable circuit having two stable states, and in particular, the present invention relates to a bistable circuit having two stable states, and in particular, the output is a constant current and the hysteresis activation value does not depend on the power supply voltage but is determined by the current. Regarding hysteresis circuit.
少なくとも２つのトランジスタを含み、第１の
トランジスタがオンのとき第２のトランジスタが
オフしている第１の安定状態と、逆に第１のトラ
ンジスタがオフのとき第２のトランジスタがオン
している第２の安定状態の２つの安定状態を含む
回路は双安定マルチバイブレータとして知られて
いる。双安定マルチバイブレータは、電子計算機
のレジスタやメモリなどの記憶回路に使用される
が、双安定回路にはこのような論理の記憶以外に
主に波形の成形に使用されるシユミツトトリガ回
路もある。一般にシユミツトトリガ回路は第１の
安定状態から第２の安定状態に移すための入力閾
値と逆に第２の安定状態から第１の安定状態に移
すための入力式閾値が異なり、入力電圧の変化に
対して出力電圧はヒステリシス現象を起す。この
ヒステリシス現象を利用して、入力波形の成形を
行うことができるので、シユミツトトリガ回路の
ようなヒステリシス回路は実用的にも極めて有用
である。
a first stable state comprising at least two transistors, wherein the first transistor is on and the second transistor is off; and conversely, when the first transistor is off, the second transistor is on. A circuit containing two stable states of a second stable state is known as a bistable multivibrator. Bistable multivibrators are used in storage circuits such as registers and memories in electronic computers, but in addition to storing logic, bistable circuits also include Schmitt trigger circuits that are mainly used for waveform shaping. In general, a Schmitt trigger circuit has a different input threshold for shifting from a first stable state to a second stable state and an input threshold for shifting from a second stable state to a first stable state. On the other hand, the output voltage exhibits a hysteresis phenomenon. Since input waveforms can be shaped by utilizing this hysteresis phenomenon, hysteresis circuits such as Schmitt trigger circuits are extremely useful from a practical standpoint.
従来この種のヒステリシス回路は第１図に示す
ようなシユミツトトリガ回路で構成されていた。
今、トランジスタQ2がオンでQ1がオフである第
１の安定状態では、トランジスタQ2のベース電
位VB2は、
VB2＝Vc.c.×R2／RC1＋R1＋R2
となる。入力電圧ViNがVB2より大きくなると、
Q2がオフ、Q1がオンするので、第２の安定状態
となりこの時のQ2のベース電位をVB2′とすれば、
Q1が飽和しているので、
VB2′＝Vc.c.×R′／RC1＋R′×R2／R1＋R2
となる。ただし、R′は、
R′＝（R1＋R2）〓Ｒ
＝RE（R1＋R2）／R1＋R2＋RE
である。従つて、第１の安定状態から第２の安定
状態に移すための条件は、
ViN＞VB2
で、逆に第２の安定状態から第１の安定状態に移
すための条件は、
ViN＜VB2′
となる。すなわち、この回路は第２図に示すよう
なヒステリシス特性を持つ。
Conventionally, this type of hysteresis circuit has been comprised of a Schmitt trigger circuit as shown in FIG.
Now, in the first stable state where transistor Q 2 is on and Q 1 is off, the base potential V B2 of transistor Q 2 becomes V B2 = Vc.c.×R 2 / R C1 + R 1 + R 2 . When the input voltage V iN is greater than V B2 ,
Since Q 2 is off and Q 1 is on, a second stable state is reached and if the base potential of Q 2 at this time is V B2 ', then
Since Q 1 is saturated, V B2 ′=Vc.c.×R′/R C1 +R′×R 2 /R 1 +R 2 . However, R' is R'=(R 1 +R 2 )=R = R E (R 1 +R 2 )/R 1 +R 2 +R E. Therefore, the condition for moving from the first stable state to the second stable state is V iN >V B2 , and conversely, the condition for moving from the second stable state to the first stable state is V iN ＜V B2 ′. That is, this circuit has hysteresis characteristics as shown in FIG.
しかし、このような従来のシユミツトトリガ回
路はヒステリシス効果を持つが、電圧出力しか得
られず、また、ヒステリシス作動値すなわち、１
つの安定状態から他の安定状態に移るための入力
の閾値は電源電圧Vc.c.に依存するという欠点があ
つた。 However, although such a conventional Schmitt trigger circuit has a hysteresis effect, it can only obtain a voltage output, and the hysteresis activation value, that is, 1
The drawback is that the input threshold for transitioning from one stable state to another depends on the power supply voltage Vc.c.
本発明は、このような従来の欠点を除去し、ヒ
ステリシス作動値が電圧ではなく電流によつて決
るため作動値の電源電圧依存性が小さく、定電流
出力を得ることができるヒステリシス回路を提供
する。
The present invention eliminates such conventional drawbacks, and provides a hysteresis circuit that has a small dependence of the operating value on the power supply voltage because the hysteresis operating value is determined by current rather than voltage, and can obtain a constant current output. .
本発明は、エミツタが共通に接続された第１と
第２のトランジスタと、前記第１のトランジスタ
のコレクタと前記第２のトランジスタのベースに
一端が接続されたダイオードと、ベースは前記ダ
イオードの他端に接続された第３のトランジスタ
と、前記第３のトランジスタのエミツタと前記第
２のトランジスタのコレクタ間に接続された第１
の抵抗と、一方の電源と前記第３のトランジスタ
のベース間に接続された定電流源と、他方の電源
と前記第１と第２のトランジスタの共通エミツタ
間に接続された第２の抵抗とを具備し、前記第１
のトランジスタのベースに加えられる入力電圧に
対して、前記第３のトランジスタのコレクタより
定電流を出力することを特徴とするヒステリシス
回路である。
The present invention includes first and second transistors whose emitters are commonly connected, a diode whose one end is connected to the collector of the first transistor and the base of the second transistor, and whose base is other than the diode. a third transistor connected to the end of the transistor; and a first transistor connected between the emitter of the third transistor and the collector of the second transistor.
a constant current source connected between one power source and the base of the third transistor, and a second resistor connected between the other power source and a common emitter of the first and second transistors. and the first
The hysteresis circuit is characterized in that a constant current is output from the collector of the third transistor in response to an input voltage applied to the base of the third transistor.
次に本発明の実施例を図面を参照して説明す
る。第３図は本発明のヒステリシス回路の実施例
である。NPNトランジスタQ1のベースに入力電
圧ViNが印加され、コレクタはNPNトランジスタ
Q2のベースとダイオードD1のカソードに接続さ
れている。前記NPNトランジスタQ1とQ2のエミ
ツタは共通に一端が接地された抵抗R2の他端に
接続されている。そして、前記ダイオードD1の
アノードはNPNトランジスタQ3のベースと一端
が電源Vc.c.に接続された定電流源Icの他端に接続
されている。NPNトランジスタQ3のエミツタは
抵抗R1の一端に接続され前記抵抗R1の他端はト
ランジスタQ2のコレクタに接続されている。そ
して、出力の電流IOUTはトランジスタQ3のコレク
タに流れ込む形で得られる。トランジスタQ2と
Q3、抵抗R1およびダイオードD1はいわゆるカレ
ントミラー回路であつて、後述するように出力電
流IOUTを一定にする回路である。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 3 shows an embodiment of the hysteresis circuit of the present invention. An input voltage V iN is applied to the base of the NPN transistor Q 1 , and the collector is connected to the NPN transistor Q1.
Connected to the base of Q 2 and the cathode of diode D 1 . The emitters of the NPN transistors Q1 and Q2 are commonly connected to the other end of a resistor R2 whose one end is grounded. The anode of the diode D1 is connected to the base of the NPN transistor Q3 and the other end of a constant current source Ic whose one end is connected to the power supply Vc.c. The emitter of the NPN transistor Q3 is connected to one end of the resistor R1 , and the other end of the resistor R1 is connected to the collector of the transistor Q2 . Then, the output current I OUT is obtained by flowing into the collector of the transistor Q 3 . Transistor Q 2 and
Q 3 , resistor R 1 and diode D 1 are a so-called current mirror circuit, which is a circuit that keeps the output current I OUT constant as described later.
本実施例において、トランジスタQ1とQ2はエ
ミツタが共通に接続されているので、トランジス
タQ1のベース電圧すなわち入力電圧ViNがトラン
ジスタQ2のベース電圧VB（Q2）と比較して、ViN
＞VB（Q2）のときトランジスタQ1がオンでQ2が
オフし、ViN＜V2（Q2）のときQ1がオフでQ2が
オンする。今、ViN＜VB（Q2）であつてトランジ
スタQ1がオフでQ2がオンしていると仮定する。
このときトランジスタQ2は飽和状態にあるとす
れば、トランジスタQ2のコレクタ・エミツタ間
電圧はほぼ零ボルトであり、トランジスタQ2の
コレクタとエミツタの電位はほぼ等しくなる。従
つて、トランジスタQ2とQ3のそれぞれのベー
ス・エミツタ間電圧をVBE（Q2），VBE（Q3）とし、
ダイオードD1の順方向電圧降下をVD1とすれば、
トランジスタQ3のベース電位VB（Q3）はVD1〜
R1IOUTとなる抵抗R1に対してエミツタの電位より
もベース・エミツタ間電圧VBE（Q3）分だけ高く
なる。すなわち、トランジスタQ2がオンしてい
るときトランジスタQ3もオン状態であつて、出
力電流IOUTはトランジスタQ3、抵抗R1、トランジ
スタQ2及びR2を流れ、定電流Icはトランジスタ
Q2とQ3のベースを介して抵抗R2に流れる。この
状態において、抵抗R2に流れる電流はIc＋IOUTで
あるからトランジスタQ2のベースの電位VB（Q2）
は、第１の閾値Vth1として、
Vth1＝VBE（Q2）＋R2（Ic＋IOUT） ……(1)
となる。また、トランジスタQ2，Q3、抵抗R1、
及びダイオードD1のカレントミラー回路の閉ル
ープにおいてキルヒホツフの電圧側を適用すれ
ば、トランジスタQ2が飽和しているので、
VBE（Q2）＋VD1
≒VBE（Q3）＋R1IOUT ……(2)
が成立する。これにより、出力電流IOUTは、
IOUT≒｛VBE（Q2）＋VD1−VBE（Q3）｝
／R1 ………(3)
となり、抵抗R1を滴当に定めれば、出力電源IOUT
は定電流となる。(1)式はトランジスタQ1がオフ
でトランジスタQ2とQ3がオンとなる状態にする
閾値となる。すなわち、トランジスタQ1のベー
スに与えられる入力電圧ViNが
ViN＜Vth1＝VBE（Q2）＋R2（Ic＋IOUT）である場合
に、トランジスタQ1がオフでトランジスタQ2と
Q3がオンとなる。 In this embodiment, since the emitters of transistors Q 1 and Q 2 are commonly connected, the base voltage of transistor Q 1 , that is, the input voltage V iN is smaller than the base voltage V B (Q 2 ) of transistor Q 2 . , V iN
>V B (Q 2 ), transistor Q 1 is on and Q 2 is off; when V iN < V 2 (Q 2 ), Q 1 is off and Q 2 is on. Now, assume that V iN <V B (Q 2 ) and transistor Q 1 is off and transistor Q 2 is on.
At this time, assuming that transistor Q 2 is in a saturated state, the voltage between the collector and emitter of transistor Q 2 is approximately zero volts, and the potentials of the collector and emitter of transistor Q 2 are approximately equal. Therefore, let the base-emitter voltages of transistors Q 2 and Q 3 be V BE (Q 2 ) and V BE (Q 3 ), respectively.
If the forward voltage drop of diode D1 is V D1 , then
The base potential V B (Q 3 ) of transistor Q 3 is V D1 ~
The potential of the emitter is higher than the base-emitter voltage V BE (Q 3 ) with respect to the resistor R 1 which becomes R 1 I OUT . That is, when the transistor Q 2 is on, the transistor Q 3 is also on, and the output current I OUT flows through the transistor Q 3 , the resistor R 1 , and the transistors Q 2 and R 2 , and the constant current Ic flows through the transistor
Flows through the bases of Q 2 and Q 3 to resistor R 2 . In this state, the current flowing through resistor R 2 is Ic + I OUT , so the base potential of transistor Q 2 is V B (Q 2 ).
As the first threshold value Vth 1 , Vth 1 =V BE (Q 2 )+R 2 (Ic+I OUT ) (1). Also, transistors Q 2 , Q 3 , resistor R 1 ,
If we apply the Kirchhoff voltage side in the closed loop of the current mirror circuit of diode D 1 and diode D 1, then since transistor Q 2 is saturated, V BE (Q 2 ) + V D1 ≈ V BE (Q 3 ) + R 1 I OUT … …(2) holds true. As a result, the output current I OUT becomes I OUT ≒ {V BE (Q 2 ) + V D1 − V BE (Q 3 )} /R 1 (3), and if the resistance R 1 is set as the dropper, then , output power I OUT
becomes a constant current. Equation (1) is a threshold value that causes transistor Q 1 to be off and transistors Q 2 and Q 3 to be on. In other words, when the input voltage V iN applied to the base of transistor Q 1 is V iN < Vth 1 = V BE (Q 2 ) + R 2 (Ic + I OUT ), transistor Q 1 is off and transistor Q 2 and
Q 3 turns on.
次に入力電圧ViNがトランジスタQ2のベース電
位VB（Q2）と比較して、ViN＞VB（Q2）であつて、
トランジスタQ1がオンでQ2がオフしていると仮
定する。このとき、当然トランジスタQ3はオフ
状態であつて出力電流IOUTは流れず零である。従
つて、定電流IcはトランジスタQ2，Q3のベース
端子に流れこまず、ダイオードD1を介して、ト
ランジスタQ1に流れ抵抗R2に流れることになる。
このとき、トランジスタQ1はすでに飽和状態に
あり、トランジスタQ1のコレクタ・エミツタ間
の電圧はほぼ零となる。すなわち、トランジスタ
Q2のベース電位VB（Q2）は、
VB（Q2）≒R2Ic ……(4)
となる。このとき、トランジスタQ2のベースと
エミツタの電位はほぼ等しいのでトランジスタ
Q2はオフとなり、トランジスタQ3もオフとなる。
トランジスタQ2のベースの電位が(4)式で与えら
れているときに、オンしているトランジスタQ1
をオフにするための入力電圧ViNに対する第２の
閾値Vth2は、トランジスタQ1のエミツタ端子Q1
の電位R2Ic、トランジスタQ1のベースエミツタ
間電圧降下VBE（Q1）を加えて、
Vth2＝VBE（Q1）R2Ic ……(5)
となる。定電流IcはQ1に対してコレクタ電流、
Q2に対してベース電流となるのでVBE（Q1）＜VBE
（Q2）となりこの第２の閾値Vthは前記第２の閾
値よりも低い値となる。 Next, when the input voltage V iN is compared with the base potential V B (Q 2 ) of the transistor Q 2 , if V iN >V B (Q 2 ),
Assume that transistor Q 1 is on and Q 2 is off. At this time, the transistor Q3 is of course in the off state, and the output current IOUT does not flow and is zero. Therefore, the constant current Ic does not flow into the base terminals of the transistors Q 2 and Q 3 , but flows into the transistor Q 1 via the diode D 1 and into the resistor R 2 .
At this time, transistor Q 1 is already in a saturated state, and the voltage between the collector and emitter of transistor Q 1 becomes almost zero. i.e. transistor
The base potential V B (Q 2 ) of Q 2 is V B (Q 2 )≈R 2 Ic (4). At this time, the base and emitter potentials of transistor Q2 are almost equal, so the transistor
Q 2 is turned off and transistor Q 3 is also turned off.
When the potential of the base of transistor Q 2 is given by equation (4), transistor Q 1 is turned on.
The second threshold Vth 2 for the input voltage V iN for turning off is the emitter terminal Q 1 of the transistor Q 1
By adding the potential R 2 Ic and the base-emitter voltage drop V BE (Q 1 ) of the transistor Q 1 , we get Vth 2 = V BE (Q 1 ) R 2 Ic (5). The constant current Ic is the collector current for Q 1 ,
Since it becomes the base current for Q 2 , V BE (Q 1 ) < V BE
(Q 2 ), and this second threshold value Vth is a value lower than the second threshold value.
このように、本実施例の回路は、トランジスタ
Q1がオフでQ2とQ3がオンである第１の安定状態
と、トランジスタQ1がオンでQ2とQ3がオフであ
る第２の安定状態がある。入力電圧ViNに対する
出力電流IOUTは第６図ａを示すようにヒステリシ
ス特性を示す。このように定電流出力が得られる
が勿論Q3のコレクタ−Vc.c.間に抵抗RLを接ぎ定
電圧出力とすることも可能である。この時のヒス
テリシス特性は第４図ｂとなる。また出力電流
（IOUT）が高電流IOUTから低電流に変化させるため
の入力電圧ViNの閾値はVth1＝VBE（Q2）＋Rc（Ic＋
IOUT）であり、逆に、出力電流が低電流から高電
流IOUTに変化させるための入力電圧ViNの閾値は
Vth2＝VBE（Q1）＋R2Icであるので、これらの閾値
は定電流IcとIOUTによつて決る値である。従つて、
本実施例のヒステリシス回路は従来のシユミツト
回路と異なり、ヒステリシス作動値が電流によつ
て決り、電源電圧Vc.c.の依存性が少なくなる。 In this way, the circuit of this example has a transistor
There is a first stable state where Q 1 is off and Q 2 and Q 3 are on, and a second stable state where transistor Q 1 is on and Q 2 and Q 3 are off. The output current I OUT with respect to the input voltage V iN exhibits hysteresis characteristics as shown in FIG. 6a. In this way, a constant current output can be obtained, but of course it is also possible to connect a resistor R L between the collector of Q3 and Vc.c. to obtain a constant voltage output. The hysteresis characteristic at this time is shown in FIG. 4b. In addition, the threshold value of input voltage V iN for changing the output current (I OUT ) from high current I OUT to low current is Vth 1 = V BE (Q 2 ) + Rc (Ic +
I OUT ), and conversely, the input voltage V iN threshold for changing the output current from low to high current I OUT is
Since Vth 2 =V BE (Q 1 )+R 2 Ic, these threshold values are determined by the constant current Ic and I OUT . Therefore,
The hysteresis circuit of this embodiment is different from the conventional Schmitt circuit in that the hysteresis operating value is determined by the current, and the dependence on the power supply voltage Vc.c. is reduced.
以上説明したように、本発明のヒステリシス回
路は、定電流源IcとトランジスタQ2のコレクタ、
Q3のエミツタ間に接続された抵抗に流れる電流
は一定であることを利用して、ヒステリシス作動
値が電流によつて決り電源電圧の依存性が少なく
しかも出力電流が一定となるという効果がある。
As explained above, the hysteresis circuit of the present invention connects the constant current source Ic and the collector of the transistor Q2 ,
Utilizing the fact that the current flowing through the resistor connected between the emitters of Q3 is constant, the hysteresis activation value is determined by the current, which has the effect of reducing dependence on the power supply voltage and making the output current constant. .
第１図は従来のシユミツトトリガ回路の回路
図、第２図は第１図の回路のヒステリシス特性
図、第３図は本発明の一実施例の回路図、第４図
ａ、ｂはそれぞれ上記実施例のヒステリシス特性
図である。
Q1，Q2，Q3…トランジスタ、D1…ダイオー
ド、R1，R2…抵抗。
FIG. 1 is a circuit diagram of a conventional Schmitt trigger circuit, FIG. 2 is a hysteresis characteristic diagram of the circuit in FIG. 1, FIG. 3 is a circuit diagram of an embodiment of the present invention, and FIGS. FIG. 3 is an example hysteresis characteristic diagram. Q 1 , Q 2 , Q 3 ... transistor, D 1 ... diode, R 1 , R 2 ... resistor.
Claims (1)
ランジスタと、前記第１のトランジスタのコレク
タと前記第２のトランジスタのベースに一端が接
続されたダイオードと、ベースは前記ダイオード
の他端に接続された第３のトランジスタと、前記
第３のトランジスタのエミツタと前記第２のトラ
ンジスタのコレクタ間に接続された第１の抵抗
と、一方の電源と前記第３のトランジスタのベー
ス間に接続された定電流源と、他方の電源と前記
第１と第２のトランジスタの共通エミツタ間に接
続された第２の抵抗とを具備し、前記第１のトラ
ンジスタのベースに加えられる入力電圧に対し
て、前記第３のトランジスタのコレクタより定電
流を出力することを特徴とするヒステリシス回
路。1 first and second transistors whose emitters are connected in common, a diode whose one end is connected to the collector of the first transistor and the base of the second transistor, and whose base is connected to the other end of the diode. a first resistor connected between the emitter of the third transistor and the collector of the second transistor; and a first resistor connected between one power supply and the base of the third transistor. a constant current source, and a second resistor connected between the other power source and the common emitters of the first and second transistors, with respect to an input voltage applied to the base of the first transistor; A hysteresis circuit characterized in that a constant current is output from the collector of the third transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130441A JPS619010A (en) | 1984-06-25 | 1984-06-25 | Hysteresis circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59130441A JPS619010A (en) | 1984-06-25 | 1984-06-25 | Hysteresis circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS619010A JPS619010A (en) | 1986-01-16 |
| JPH0316042B2 true JPH0316042B2 (en) | 1991-03-04 |
Family
ID=15034315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59130441A Granted JPS619010A (en) | 1984-06-25 | 1984-06-25 | Hysteresis circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619010A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0679550B2 (en) * | 1988-03-24 | 1994-10-12 | 株式会社幸和工業 | Food material expansion molding apparatus and food material expansion molding method using the apparatus |
-
1984
- 1984-06-25 JP JP59130441A patent/JPS619010A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS619010A (en) | 1986-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08288804A (en) | Comparator circuit | |
| US5543748A (en) | Flip-flop circuit with resonant tunneling diode | |
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPH0356017B2 (en) | ||
| JPH0473806B2 (en) | ||
| JPH0666678B2 (en) | ECL circuit | |
| JPH0316042B2 (en) | ||
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JPH0316043B2 (en) | ||
| JP2865010B2 (en) | Comparator circuit | |
| JPS6255327B2 (en) | ||
| JP2578886B2 (en) | Schmitt trigger circuit | |
| JPS5827696B2 (en) | Denshitsuchi Cairo | |
| JP3294909B2 (en) | Electronic switch circuit | |
| JP2827743B2 (en) | Semiconductor integrated circuit device | |
| JPH0365684B2 (en) | ||
| JPH0245378B2 (en) | ||
| JPS5853525B2 (en) | Shikiichi Noal Denriyuseigen Cairo | |
| JP2560074B2 (en) | Laser diode drive circuit | |
| JPS6020837B2 (en) | Storage device | |
| JPH0834415B2 (en) | Comparator circuit | |
| JPS5821826B2 (en) | Thyristor type memory element | |
| JPS6182521A (en) | Differential type comparator circuit | |
| JPS6066519A (en) | Semiconductor logic circuit | |
| JPH0371815B2 (en) |