JPH0315967A

JPH0315967A - ニューラルネットワークの重み付けネットワーク

Info

Publication number: JPH0315967A
Application number: JP1307466A
Authority: JP
Inventors: Masayoshi Tachibana; 橘　昌良
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-03-02
Filing date: 1989-11-29
Publication date: 1991-01-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、ホップフィールド（ｔ｛ｏｐＮｅｌｄ＞型の
ニューラルネットワークに関し、特に神経素子間を接続
する重み付けネットワークに関する。

（従来の技術）ニューラルネットワークは、一般に、複数の神経素子と
、これらの神経素子が出力した信号を自己を含む全ての
神経素子に所定の重み付けで結合する重み付けネットワ
ークとから構成される。

ホップフィールド型のニューラルネットワークをアナロ
グ回路で構成するには、通常、第９図に示すように、神
経素子１を単純な増幅器で、また神経素子１間を結合す
る重み付けネットワーク２の重み付け部３を抵抗４（図
中丸で示す）で実現する方法が考えられている（情報処
理学会　情報処理ｖｏ１．２９，ｎｏ．９．１９８８．
ｐ９７Ｂ）。

また、図中５は外部からの入力端子を表わす。

この方法では、重み付けネットワーク２が、２次元マト
リクス状に構成されるが、このような構成では、神経素
子１の駆動側と入力端子５からみた負荷容量は神経素子
１の数にほぼ比例して増大する。また、重み付けの為の
抵抗による負荷抵抗は、神経素子１の数にほぼ反比例し
て減少する。

このため、大規模ニューラルネットワークでは、各神経
素子１の電流駆動能力は、神経素子１の数に比例して大
きくする必要がある。

したがって、このような構或のニューラルネットワーク
をＬＳＩ化しようとすると、ＬＳＩチップの電力消費量
は神経素子１の数の２乗に比例して増大することになる
が、１チップのＬＳＩあたりの電力消費量は、無制限に
大きくすることは出来ないという問題があった。

そこで、ニューラルネットワークの規模が大きくなった
場合、なにらかの方法でネットワークを分割し、これを
組合わせることが考えられる。しかしこの場合、２次元
マトリクス状に構成された重み付けネットワーク２を複
数に分割してからＬＳＩ化し、これを組合わせて構成す
る必要があり、受動部品のみからなるこの部分での駆動
能力が不十分となって安定に動作させることが困難にな
るという問題があった。

（発明が解決しようとする課題）上述の如＜、ＬＳＩ上にニューラルネットワークを構築
する場合、ニューラルネットワークの規模はＬＳＩの許
容消費電力により決定するため、大規模なニューラルネ
ットをＬＳＩ上に実現することができないという問題が
あった。また複数のＬＳＩチップを組合せて１つのネッ
トワークとすることは、重み付けネットワークの駆動能
力上困難であった。

そこで本発明は、任意の神経素子数が安定的に動作する
ニューラルネットを複数のＬＳＩチップの組合せによっ
て容易に構成することを可能とする重み付けネットワー
クを提供することを目的とする。

［発明の構成］（課題を解決するための手段）上述した課題を解決するために、本発明は、複数の神経
素子の夫々が出力した信号を自己を含む全ての神経素子
の入力に所定の重み付けで結合するニューラルネットワ
ークの重み付けネットワークにおいて、当該ネットワー
クの入出力数より少ない少なくとも２以上の入出力数の
単位回路を当該ネットワークの任意の入力から任意の出
力へ至る経路が必ず存在するように複数個多段接続して
構成され、前記単位回路は、各入力の各々に対して所定
の重み付けを行なう重み付け手段と、この重み付け手段
で重み付けされた信号を少なくとも次段の単位回路を駆
動できる能力で増幅する複数の増幅器とを備えた。

（作用）本発明によれば、重み付けネットワークの任意の入力か
ら任意の出力へ至る経路が必ず存在するように複数の単
位回路を多段接続して重み付けネットワークが構成され
、更に重み付けを行なう各単位回路に少なくとも次段の
単位回路を駆動できるだけの能力を持つ増幅器を備えて
いるので、各単位の負荷は次段の単位回路のみとなる。

従って、神経素子数が増大しても各単位回路の負荷は一
定であり、この一又は複数の単位回路をＬＳＩチップ化
した際の消費電力は全増幅器数に比例した値に抑えられ
る。

ここで、多段接続の接続方式としてシャフル置換接続を
採用した場合、重み付けネットワークの段数は神経素子
数をｍ、単位回路の入力（出力）数をｎとすると、ｌｏ
ｇ．ｍである。したがって、全ての重み付けネットワー
クを１チップで構威した場合、チップ内の増幅器の総数
はｍＸ　Ｉ　Ｏ　ｇ　ｎｍに比例する数となり、チップ
あたりの消費電力は、ｍＸ　１　０　ｇ　ｍ　ｍに比例
することになる。

更に、この構成によりＬＳＩ化した重み付けネットワー
クを多段接続することにより、大規模なニューラルネッ
トワークを構成しようとした場合でも、各回路は駆動力
を持つ増幅器を備えているため、安定に動作するニュー
ラルネットワークを構戊することが容易となる。

（実施例）以下、図面を参照しながら本発明の実施例について説明
する。

第１図は本発明の一実施例に係るニューラルネットワー
クの重み付けネットワークの構或を示す図である。

この重み付けネットワークは、ホップフィールド型ニュ
ーラルネットワークにおいて神経素子間を任意の重み付
けで結合するもので、２組の興奮性入力と抑制性入力と
を入力し、これらの間を任意に重み付けし、次の段を駆
動できる２組の興奮性出力と抑制性出力とを出力する単
位回路１０を、ネットワークの全ての入力に対して重み
付けを行なうのに必要な段数だけ多段接続したものであ
る。

これにより、単位回路１０の人出力組数“２”よりも多
い任意の人出力組数“８゜の重み付けネットワークが構
成できる。

ここで、重み付けネットワークの最終段Ｕ３１〜Ｕ３４
の出力は、それぞれの出力組（興奮性出力、抑制性出力
）のうちのいづれか一方を神経素子に入力するものとす
る。

図示した重み付けネットワークは、神経素子の出力を重
み付けし、神経素子へ入力する部分を示している。ニュ
ーラルネットワークでは、外部から神経素子に継続的に
信号を入力する必要があるが、この部分は第１図には記
されていない。外部からの入力は、たとえば、重み付け
ネットワークの出力を神経素子へ入力する段階で行なわ
れる。

また、この回路では入力端子における負荷も一定の値と
なる。

上述したように神経素子に重み付けネットワークの出力
を入力し、かつ外部から継続的に信号を入力するための
回路を第２図に示す。

重み付けネットワークの出力は、入力端子５１に入力さ
れる。また、外部から神経素子１に継続的に入力される
信号は入力端子５２に入力される。

これらの信号は増幅器５３にて増幅され、神経素子１に
入力される。そして、神経素子１の出力は出力端子５４
から出力される。増幅器５３のゲインは、抵抗５５．５
６．５７．５８によって決定する。

説明を第１図に戻す。

？み付けネットワークでは、多段接続としてシャフル置
換接続を用いることにより任意の入力から任意の出力へ
至る経路が必ず存在するように構威している。

ここで、シャフル置換接続とは、 ■　０〜Ｍ−１で番号付けされるＭ個の入力端子と、０
〜Ｍ−１で番号付けされるＭ個の出力端子の間の１対１
写像を与える置換であり、■　Ｘ番目（０≦Ｘ≦Ｍ−１
）の出力端子の番号の２進数による表示を（ａ．，・・
・ａ３＋　　ａ２＋　　ａ）としたとき、この出力端子
を、 σ（ｘ）　−（　ａｍ−　＋　＋　ａ　Ｔ＠−■．・・
・ａ＋＋ａｍ）・・・（１）で表わされる番号の入力端子に接続するように接続関係
である。

このシャフル置換はｉｏ・ｇ２Ｍ回数繰返すことにより
入力端子番号と出力端子番号とが等しく対応する置換と
なり、これにより任意の入力端子から任意の出力端子へ
至る経路が必ず存在することになる。

単位回路１０の構成を第３図に示す。単位回路１０は、
抵抗Ｒ１〜Ｒ８からなる重み付け部２０と、この重み付
け部２０で重み付けられた値を増幅する増幅部２１．２
２とから構成されている。

重み付け部２０は、入力端子Ｉ１＋と節点ＰＩ　＋Ｐ２
との間に夫々接続された抵抗Ｒｌ，Ｒ２と、入力端子■
１−と、節点Ｐ，，Ｐ２との間に夫々接続された抵抗Ｒ
４，Ｒ３と、入力端子■２＋と節点Ｐ，，Ｐ２との間に
夫々接続された抵抗Ｒ６，Ｒ５と、入力端子Ｉ２−と、
節点Ｐ．，Ｐ２との間に夫々接続された抵抗Ｒ７，Ｒ８
とにより構威されている。

増幅部２１は節点Ｐ１の電圧を抵抗Ｒ９，ＲｌＯで決ま
るゲインで増幅し出力する演算増幅器２３からなり、そ
の非反転出力端子０１＋に興奮性信号を、また反転出力
端子Ｏ，一に抑制性信号をそれぞれ出力する。

増幅部２２もこれとほぼ同様に、節点Ｐ２の電圧を抵抗
Ｒｌｌ，Ｒ１２で決まるゲインで増幅し出力する演算増
幅器２４からなり、その非反転出？端子０■１に興奮性
信号を、また反転出力端子０２−に抑制性信号をそれぞ
れ出力する。

いま、入力端子Ｉｔ　　，ＩＩ−，１２　　，Ｉ２及び
出力端子０＋　　，ｏ．−，ｏ，　　，ｏ２の電圧を夫
々の端子符号と同一符号で示し、これらが夫々ｖ，，ｖ
２，ｖ，，ｖ４，ｖ，，−Ｖ，，Ｖ６，　　　Ｖｂであ
るとする。また、抵抗Ｒ１〜Ｒ１２を夫々、Ｒｌ−ｋ＋　ｘＲ　　　　　Ｒ２−ｋ２ｘＲＲ３−ｋ，
ＸＲ　　　　　Ｒ４讃ｋ４ＸＲＲ５−ｋ，ｘＲ　　　　
　Ｒ６−ｋ６ｘＲＲ７−ｋ，ＸＲ　　　　　Ｒ８−ｋ８
ＸＲＲ９−ｋｓ，ｘＲ　　　　　ＲＩＯ−ｋｆ，ｘＲＲ
１１＝ｋｓ２ＸＲ　　　Ｒ１２−ｋｆ２　ＸＲとすると
、ｖ　５・・・（２〉ｖ６・・・（３）ただし、ｋ１〜ｋ８およびｋｆ，，ｋｆ，，ｋｓＩ＋　
　ｋ　ｓ２は入力信号に対して行なう重み付けのための
結合計数で、Ｋ１およびＫ２は、Ｋ　１　　　　ｋ１　
　　　ｋ４　　　　ｋ６　　　　ｋ７・・・（４）・・・（５〉である。

そして、ｋ，Ｋ４Ｋ６Ｋγ ｋｆ，Ｋ　＋　　　　　ｋ　４　　　　　ｋ　６ｋ　？・・・
（６）ｋ　２　　　　ｋ，　　　　　ｋ　５　　　　ｋ８とお
くことにより、（８）　、（９）・・・（７〉式が導き出される。

？−（０，　　　，ｏ，−，ｏ■　　，Ｏｚ−）”・・
・（１０〉Ｉ＝（１＋　　　　　ＩＩ−，　　１２　　　．　　１
２−）Ｔ・・・（１１）と定義すると、単位回路１０が入出力する信号の関係は
、（１２）式のように示すこができる。

０−Ａ◆■　　　　　　　　　　　　・・・（Ｉ２）但
しＡは、重み付け係数で、・・・（８〉・・・（９〉これらの式からら明らかなように、出力電圧Ｖ，，Ｖ６
（７）値は、入力電圧Ｖ，，Ｖ２，Ｖ，，ｖ４，に対し
て抵抗Ｒ１〜Ｒ８で重み付けしたものである。したがっ
て、入力信号Ｉと出力信号Ｏとを＜１−１／ｋｉ　　　　　　　　　　　　　　　　　　
　・・・（ｉ４〉次に、第１図に示す重み付けネットワ
ーク２の全体の入出力について説明する。いま、各単位
回路１０をＵ１１〜Ｕ３４で表わし、夫々の重み付け係
数をＡｌｌ・・・Ａ３４、入出力電圧を１　１　１　１
，夏　１１２．　　　１１２１，　　　・・・　Ｉ３４
２，　　　０１１１，　　　０１１２．０１２１．　・
・・０３４２とすると、これらの入出力の関係は、（Ｏ　ｉｌｌ　　，　　０　１１２）−　Ａｌｌ　（　
Ｉ　Ｌｉｔ．　Ｉ　１１２）”（０１２１　　，　　０
１２２）−Ａｌ２　（　Ｉ　１２１．Ｉ　１２２）”２（０３３１　　．　　０３３２）−　Ａ３３　（　１　
３３１．　Ｉ　３３２）Ｔ（０３４１　．　　０３４２
）−Ａ３４　（　１　３４１．１　３４２）Ｔ・・・（
１５）となる。ここで、単位回路Ｕｌｌ．Ｕ１２．・・・Ｕ３
４間の接続は、シャフル置換接続となっているので、単
位回路Ｕ２１，Ｕ２２，・・・Ｕ３４の夫々に入力する
信号は（１Ｂ）．　（１７）式のように表わすことがで
きる。

Ｉ　２１１　−　ｆ　１　（　１　１１１．１　１１２
）Ｉ２１２−ｆ２　（ＩＩ３１．１１３２）１２２１−
ｆ３　（１１１１．１１１２）Ｉ２２２−ｆ４　（１１
３１．１１３２）Ｉ２３１　−　ｆ　５　（１１２１．
１１２２）１２３２　−　ｆ　６　（　１１４１，Ｉ　
１４２）ｒ　２４１■ｆ　７　（　Ｉ　１２１．　Ｉ　
１２２）Ｉ２４２讃ｆ　８　（　１　１４１．　１　１
４２）・・・（ｌ６）Ｉ３１１　　−ｇｌ　　（Ｉ２１１，１２１２）１３１
２　　−ｇ２　　（Ｉ２３１，Ｉ２３２）Ｉ３２１　　
−ｇ３　　（Ｉ２１１，Ｉ２１２）Ｉ３２２　　−ｇ４
　　（Ｉ２３１，１２３２）１　３３１　　−　ｇ　５
　　（　１　２２１．　１　２２２）Ｉ　３３２　　−
　ｇ　６　　（　１　２４Ｌ．Ｉ　２４２）１！３４１
　　−ｇ７　　（１２２１．１２２２）１３４２　　−
ｇ８　　（１２４１．１２４２）・・・（１７）更に、（ｌ６）式を（１７）に代入すると（■８〉式の
ように示すことができ、単位回路Ｕ３１．Ｕ３２，Ｕ３
３．Ｕ３４に入力する入力信号１３１１，１３１２，・
・・ｌ３４２を入力信号１１１１．１１１２，・・・Ｉ
１４２で表現できる。

１３１１−ｈｌ　（Ｉ１１１，１１１２，Ｉｌ３１．Ｉ
ｌ３２）１３１２　−ｈ２　（１１２１．１１２２。Ｉ
　１４１．　Ｉ　１４２）１　３２１　−ｈ　３　（　
Ｉｌ１１．Ｉ　１１２，Ｉ　１３１，１　１３２）１　
３２２　−　ｈ４　（　Ｉ　１２１，Ｉ　１２２．Ｉ　
１４１，１　１４２）Ｉ３３１　−ｈ　５　（　Ｉ１１
１．Ｉ１１２，Ｉｌ３１．Ｉ１３２）１３３２　−ｈ　
６　（　１　１２１，Ｉ　１２２，Ｉ　１４１．Ｉ　１
４２）Ｉ３４１　　−ｈ７　　（１１１１．１１１２，
１１３１．１１３２）１　３４２　−　ｈ　８　（　１
　１２１，　Ｉ　１２２．　Ｉ　１４１．　Ｉ　１４２
）・・・（ｌ８）したがって、単位回路Ｕ３１，Ｕ３２．Ｕ３３，Ｕ３４
が出力する出力信号０３１１，０３１２，０３２１．・
・・０３４２は（ｌ９）式のように示すことができる。

０３１１　　−ｍ　１　　（　Ｉ　Ｉｌｌ，Ｉ　１１２
．１　１２１．−，　　Ｉ　１４２）０３１２　　−ｍ
２　　（　Ｉｌｌｌ，１１１２，Ｉ　１２１，・−，　
　Ｉ　１４２）０３２１　　−ｍ３　　（Ｉ１１１，１
１１２．１１２１，・，　　Ｉ　１４２）０３２２　　
−ｍ４　　（　Ｉ　ｌｌｌ．Ｉ　１１２．１　１２１，
−，　　Ｉ　１４２）０３３１　　−ｍ５　　（１１１
１．１１１２，１１２１．−，　　Ｉ　１４２）０３３
２　　−ｍ６　　（１１１１，１１１２．１１２１．−
，　　Ｉ　１４２）０３４１　　−ｍ７　　（　１　１
１１．１　１１２．Ｉ　１２１，−・−，　　Ｉ　１４
２）０３４２　　−ｍ８　　（　Ｉ　ｌｉｔ，Ｉ　１１
２．１　１２１．−−−，　　Ｉ　１４２）・・・（ｌ
９）上記（ｌ９）式から単位回路Ｕ３１〜Ｕ３４が出力する
出力信号０３ｌ１〜０３４２は、重み付けネットワーク
２に入力される全ての入力信号１１１１〜■１４２に重
み付けされたものと同等であることが判る。

上述した実施例によれば、重み付けネットワークの任意
の入力から任意の出力へ至る経路が必ず存在するように
複数の単位回路を多段接続して重み付けネットワークが
構成され、更に重み付けを行なう各単位回路に少なくと
も次段の単位回路を駆動できるだけの能力を持つ増幅器
を備えているので、各単位の負荷は次段の単位回路のみ
となる。

したがって、ニューラルネットワークの規模が大きくな
っても、重み付け部を構或する各単位回路の増幅器の負
荷は一定であり、しかも複数の単位回路をＬＳＩチップ
化した際の消費電力は全増幅器数に比例した値に抑えら
れるので、任意の神経素子数が安定的に動作するニュー
ラルネットを複数のＬＩＳチップの組合わせによって容
易に構或することを可能とするニューラルネットワーク
の重み付けネットワークを提供できる。

なお、本発明は上述した実施例に限定されるものではな
い。例えば、上記第１実施例における単位回路１０は抵
抗と演算増幅器との組合せにより構成されているが、〈
１０）式〜（ｉ４〉式を満たす他の回路でも同等の結果
が得られる。

また、上記実施例では２組の信号を人出力する端子を持
つ単位回路１０をシャフル置換接続したが、この構成に
よる効果と同様の効果を持つ他の構或を用いても良い。

例えば、 ■単位回路を４組の入出力端子を持つものとして構戊す
る。

■第９図に示すように、ｎ入力ｎ出力、『入力『出力、
ｎ入力ｎ出力の３種類の単位回路１１，１２．１３を使
用して、これを３ステージＣｌｏｓ網を用いて接続する
（並列処理計算機構成論　ｐ８２富田眞治　１９８６昭
晃堂）等である。ホップフィールド型のニューラルネッ
トの重み付けネットワークを多段接続による構成で実現
するには、重み付けネットワークに入力する全ての入力
信号に重み付けした出力が得られるネットワークを構成
すれば良い。

１チップで構成できない大規模なニューラルネットワー
クの構戊を行なう場合、本実施例で示した方法により構
或された重み付けネットワークを基本単位とし、これを
デルタ・ネットワークにおけるａＸｂのクロスバーモジ
ュール（情報処理ＶＯＩ．２７．ｎｏ．９．１９８８情
報処理学会）等の方式で拡張して行なえばよい。

次に、第５図〜第８図を参照して本発明に従うニューラ
ルネットワークの重み付けネットワークの第２実施例に
ついて説明する。

第５図は本発明の第２実施例に係わるニューラルネット
ワークの重み付けネットワークの構成を示す図である。

この重み付けネットワークは、ホップフィールド型ニュ
ーラルネットワークにおいて神経素子の出力端子または
ニューラルネットワークの入力端子と神経素子の入力端
子の間を任意の重み付けで結合するもので、第５図では
４組の興奮性入力と抑制性入力を入力し、４出力する単
位回路３１を１６個２次元に接続することにより、１６
入力１６出力の重み付けネルットワークを構戊した例を
示している。これにより、単位回路３１の人出力組数「
４」よりも大きい人出力組数「１６」の重み付けネット
ワークを構威できる。

なお、第５図においては単位回路３１の入出力組数を４
、ニューラルネットワークの重み付けネットワークの人
出力組数を１６としたがこの値が限定されたものでない
ことは以下の説明より明らかである。

第６図は前記の単位回路３１の内部構造を示す図である
。

単位回路３１は、抵抗３３からなる重み付け部３５、単
位回路３１への入力信号を高インピーダンスで受け、重
み付け部３５を低インピーダンスで駆動するための入カ
バッファ３７と、重み付け部３５の出力に接続され重み
付け部３５の出力を高インピーダンスで受け単位回路３
１の外部を低インピーダンスで駆動する双方向インピー
ダンス変換器３つから構威されている。

重み付け部３５は２次元マトリックスの交差点に抵抗３
３を接続したものである。

入カバッファ３７は増幅度１の演算増幅器であり、高入
力インピーダンス、低出力インピーダンスを持つもので
ある。

双方向インピーダンス変換器３つを演算増幅器を用いて
構威した例を第７図に示す。

第７図において、端子４１の電位をＶ１、端子４１へ流
れ込む電流を■１、端子４３の電位をＶ２、端子４３か
ら流れ出る電流をＩ２とし、演算増幅器４５の増幅度を
Ａ、演算増幅器４５の出力電圧をＶｃとする以下の式が
成立する。

Ｖ　１−Ｖ　ｃ　−　Ｉ　１　・Ｒ　１　　　　　−（
１）Ｖｃ−Ｖ２＝　１　２　・Ｒ２　　　　　−（２）
Ａ−　（Ｖｌ−Ｖ２）−Ｖｃ　　　　−・・・・・｛３
）（１）〜（３）式より（４）　（５）式が求められる
。

（１−Ａ）　　・Ｖ１＋Ａ−Ｖ２−［１・Ｒ１・・・・
・・（４）Ａ−Ｖ１＋（１＋Ａ）−Ｖ２−１２−Ｒ２・・・・・・
（５）（４）式より、（１−Ａ）−Ｖｌ−１１−Ｒｌ−Ａ−Ｖ２・・・・・・
（６）（６）式を変形してＡ・・・（７）ここでＡ−４１００とするとＶｌ−Ｖ２　　　　　　　　　　　　　・・・・・・（
８）式（１）　．　（２）　．　（８）よりとなり、双
方向インピーダンス変換器３つの両端の電圧は等しく、
インピーダンスはＲＩＲ２により任意の値に設定できる
ことが分かる。

第８図は入カバッファ３７と双方向インピーダンス変換
器３つにより単位回路３１が安定に動作するものである
ことを示した図である。第８図においてＺｂｌ〜Ｚｂ４
はそれぞれ人カバッファ３７の入力インピーダンス（Ｚ
ｂｌ）、バッファ３７の出力インピーダンス（Ｚｂ２）
、双方向インビーダンス変換器３つの人出力インピーダ
ンス（Ｚｂ３，Ｚｂ４）　、Ｖｂ　１　〜Ｖｂ４は｛−
れぞれ入力バッファ３７の入力電圧（Ｖｂｌ）、入カバ
ッファ３７の出力電圧（Ｖｂ２）、双方インピーダンス
夏換器３９の入出力電圧（Ｖｂ３，Ｖｂ４）である。

上記の説明によりＶｂｌ−Ｖｂ２−Ｖｂ３−Ｖｂ４−−−−−・（１０）
ｚｂｌ：＞ｂ２，Ｚｂ３＞Ｚｂ４．Ｖ　ｂ　３＞Ｖ　ｂ　２　　　　　　　　　　・・−・
・（１１）とすることが出来ることは明らかである。こ
の条件は回路を安定に動作させることに必要な条件であ
ることも明らかである。

本発明の第２の実施例によれば、ニューラルネットワークの重み付けネットワークは複数
個のＬＳＩチップを２次元に接続したものにより構成さ
れ、各ＬＳＩチップは、神経素子の出力端子またはニューラ
ルネットワークの入力端子側には高入力インピーダンス
、低出力インピーダンスをもつ入カバッファが挿入され
、神経素子の入力端子に接続する側には内部の抵抗ネッ
トワークに対しては高いインピーダンス、神経素子の入
力端子に接続する側には低いインピーダンスを持つイン
ピーダンス変換器が挿入されているため、神経素子の出力端子またはニューラルネットワークの入
力端子からみた負荷インピーダンスは、複数個のＬＳＩ
を駆動する場合にも十分に高い状態を保つことが可能と
なり、各ＬＳｒチップの内部の抵抗ネットワークは、低インピ
ーダンスにより駆動され、その出力は高インピーダンス
により受けられるため安定に動作し、さらに、神経素子の入力端子およびおなじ入力端子に接
続する他のＬＳＩチップは、ＬＳＩチップからは低イン
ピーダンスによる駆動となり、また、各ＬＳＩチップの
同じ神経素子の入力端子に接続するチップ内部の抵抗ネ
ットワークの出力電位は同一なものになり、大規模なニュー・　　　　ワークを構成する場合でも、
重み付けネットワークを許容可能な消費電力のＬＳＩに
容易に分割、構成することが可能となり、さらに神経素
子の駆動能力も非現実なほどに大きくする必要が無いた
め、安定に動作する二二−ラルネットワークを容易に構
成することを可能とするニューラルネットワークの重み
付けネットワークを提供できる。

［発明の効果］本発明によれば、大規模なニューラルネットワークを構
成する場合でも、重み付けネットワークを許容可能な消
費電力のＬＳＩに容易に分割、構成することが可能とな
り、さらに神経素子の駆動能力も非常に大きくする必要
が無いため、安定に動作するニューラルネットワークを
容易に構成することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るニューラルネットワー
クの重み付けネットワークの構成を示す図、第２図は神
経素子に外部からの信号および重み付けネットワークか
らの信号を入力するための回路図、第３図は同ネットワ
ークにおける単位回路の構成を示す回路図、第４図は同
ネットワークの変形例を示した図、第５図は本発明の第
２実施例に係わるニューラルネットワークの重み付けネ
ットワークの構成を示す図、第６図は第２実施例におけ
るの単位回路の内部構造を示す図、第７図は双方向イン
ピーダンス変換器を演算増幅回路を用いて構戒した例、
第８図は入カバッファと双方向インピーダンス変換器に
より単位回路が安定に動作するものであることを示した
図、第９図は従来のニューラルネットワークの基本的な
構或を示す図である。１・・・神経素子、２・・・重み付けネットワーク、３
，３５・・・重み付け部、４，３３．５５，５６．５７
．５８・・・抵抗、５，５１．５２・・・入力端子、１
０．１１．１２．１３・・・単位回路、２０・・・重み
付け部、２１．２２・・・増幅部、２３，２４．５３・
・・増幅器、５４・・・出力端子、３７・・・入カバッ
ファ，３９・・・双方向インピーダンス変換器。

Claims

【特許請求の範囲】複数の神経素子の夫々が出力した信号を自己を含む全て
の神経素子の入力に所定の重み付けで結合するニューラ
ルネットワークの重み付けネットワークにおいて、当該ネットワークの入出力数より少ない少なくとも２以
上の入出力数の単位回路を当該ネットワークの任意の入
力から任意の出力へ至る経路が必ず存在するように複数
個多段接続して構成され、前記単位回路は、各入力の各
々に対して所定の重み付けを行なう重み付け手段と、こ
の重み付け手段で重み付けされた信号を少なくとも次段
の単位回路を駆動できる能力で増幅する複数の増幅器と
を具備してなることを特徴とするニューラルネットワー
クの重み付けネットワーク。