JPH03156939A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03156939A JPH03156939A JP29642389A JP29642389A JPH03156939A JP H03156939 A JPH03156939 A JP H03156939A JP 29642389 A JP29642389 A JP 29642389A JP 29642389 A JP29642389 A JP 29642389A JP H03156939 A JPH03156939 A JP H03156939A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- insulating substrate
- forming
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000007747 plating Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims description 9
- 229910015363 Au—Sn Inorganic materials 0.000 claims description 3
- 239000006023 eutectic alloy Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000007788 liquid Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 39
- 239000010409 thin film Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 235000008708 Morus alba Nutrition 0.000 description 1
- 240000000249 Morus alba Species 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
フリップチップ・ボンディングに用いる絶縁基板上へラ
ンドを形成する方法に関し。[Detailed Description of the Invention] [Summary] This invention relates to a method of forming a land on an insulating substrate used for flip-chip bonding.
正確なランド・パターンが得られるようにすることを目
的とし。The purpose is to ensure that accurate land patterns are obtained.
表面に＾Ｕハンプが形成された半導体チップを。A semiconductor chip with a ^U hump formed on its surface.
表面にＳｎメッキが施されたランドを有する絶縁基板上
へフェースダウンして載置し、Ａｕ−Ｓｎ共品合金によ
り実装するフリップチップ・ボンディングに用いる絶縁
基板上ヘラントを形成する方法番こおいて、絶縁基板の
全面にＣｕ膜を形成する工程と該Ｃｕ膜上にＴｉ膜を形
成する工程と１表面に第１のレジストを塗布し、バター
ニングして開孔部を形成する工程と、該開孔部内に露出
したＴｉ膜を除去してＣｕ膜を露出させる工程と、開孔
部内に露出したＣｕ膜上にＳｎをメッキ成長させる工程
と、第１のレジストを剥離した後、第２のレジストを塗
布しＳｎメッキ領域を包含する所定の形状にバターニン
グする工程と、第２のレジスト・パターン以外の部分の
Ｔｉ膜およびＣｕ膜を除去した後、第２のレジストを剥
離してランドを形成する工程とを含むように構成する。This is a method for forming a helant on an insulating substrate used for flip-chip bonding, in which the surface is placed face down on an insulating substrate having a land with Sn plating and mounted with an Au-Sn alloy. , a step of forming a Cu film on the entire surface of the insulating substrate, a step of forming a Ti film on the Cu film, a step of applying a first resist to one surface and forming an opening by patterning, A process of removing the Ti film exposed in the opening to expose the Cu film, a process of plating and growing Sn on the Cu film exposed in the opening, and a process of removing the first resist and then removing the second resist. After applying a resist and patterning it into a predetermined shape that includes the Sn plating area, and removing the Ti film and Cu film in areas other than the second resist pattern, the second resist is peeled off to form a land. The configuration includes a step of forming the method.
本発明は、半導体装置の製造方法、特にフリップチップ
・ボンディングに用いる絶縁基板上へランドを形成する
方法に関する。The present invention relates to a method of manufacturing a semiconductor device, and particularly to a method of forming a land on an insulating substrate used for flip-chip bonding.
半導体チップを絶縁基板上に実装する技術の一つにフリ
ップチップ・ボンディングがある。Flip chip bonding is one of the techniques for mounting semiconductor chips on insulating substrates.
第６図にフリップチップ・ボンディングの例を示す。以
下、同図を用いて、フリップチップ・ボンディングの具
体例を説明する。FIG. 6 shows an example of flip-chip bonding. Hereinafter, a specific example of flip-chip bonding will be explained using the same figure.
セラミックスや樹脂などから成る絶縁基板２１上に所定
の大きさのラント２２を所定のピッチで形成する。ラン
ド２２は、絶縁基板２１上に堆積された密着金属として
のＣｒまたはＴｉの薄膜、その上に堆積されたＣｕ膜、
および最上層のＳｎメッキ膜から構成されている。Runts 22 of a predetermined size are formed at a predetermined pitch on an insulating substrate 21 made of ceramics, resin, or the like. The land 22 includes a thin film of Cr or Ti as an adhesive metal deposited on the insulating substrate 21, a Cu film deposited thereon,
and an uppermost Sn plating film.
一方、 Ｓｉチップ２３の表面の所定の位置に所定の大
きさのＡｕバンプ２４を設ける。On the other hand, Au bumps 24 of a predetermined size are provided at predetermined positions on the surface of the Si chip 23.
このＳｉチップ２３をフェースダウンして絶縁基板２１
上へ載置し、 Ａｕ−Ｓｎ共品合金２５により。This Si chip 23 is placed face down to form an insulating substrate 21.
Place the Au-Sn alloy 25 on top.
絶縁基板２１上のランド２２とＳｉチップ２３に設けた
Ａｕバンプ２４とを接合する。The lands 22 on the insulating substrate 21 and the Au bumps 24 provided on the Si chip 23 are bonded.
本発明は、第６図に即して述べると、絶縁基板２１上へ
ランド２２を形成する方法に関するものである。The present invention relates to a method of forming a land 22 on an insulating substrate 21, referring to FIG.
〔従来の技術］
第７図〜第１０図を用いて、従来の絶縁基板−Ｌヘラン
ドを形成する方法を工程順に説明する。[Prior Art] A conventional method for forming an insulating substrate-L helland will be explained in order of steps with reference to FIGS. 7 to 10.
（工程ｌ、第７図参照）
セラミックスやポリイミド等の樹脂などから成る絶縁基
板３１上に密着金属としてＴｉの薄膜３２を蒸着する。(Step 1, see FIG. 7) A thin film 32 of Ti is deposited as an adhesive metal on an insulating substrate 31 made of ceramics, resin such as polyimide, or the like.
ＴｉＦｉ膜３２上に蒸着によりＣｕ膜３３を形成する。A Cu film 33 is formed on the TiFi film 32 by vapor deposition.
（工程２．第８図参照）
表面に第１のレジスト３４を塗布した後、バターニング
して開孔部３５を形成してＣｕ膜３３の表面を露出させ
る。(Step 2. See FIG. 8) After applying the first resist 34 to the surface, patterning is performed to form openings 35 and expose the surface of the Cu film 33.
開孔部３５内に露出したＣｕ膜３３上に５ｎ３６をメッ
キ成長させる。このとき、 Ｃｕ膜３３と第１のレジス
ト３４との間に隙間が生じＳｎメッキ液が浸み込み、メ
ッキ液浸み込み部３７が形成される。5n36 is grown by plating on the Cu film 33 exposed in the opening 35. At this time, a gap is created between the Cu film 33 and the first resist 34, and the Sn plating solution penetrates, forming a plating solution soaked portion 37.
第１のレジスト３４を剥離する。The first resist 34 is peeled off.
（工程３．第９図参照）
表面に第２のレジスト３８を塗布した後、ランドの形状
にバターニングする。(Step 3. See FIG. 9) After applying the second resist 38 to the surface, patterning is performed in the shape of a land.
（工程４．第９図、第１０図参照）
第２のレジスト３８をマスクとし°ζＣｕ膜３３および
Ｔｉ膜３２をエツチングにより除去する。(Step 4. See FIGS. 9 and 10) Using the second resist 38 as a mask, the ζCu film 33 and Ti film 32 are removed by etching.
以上の各工程を経て、絶縁基板３１上にランドが形成さ
れる。Lands are formed on the insulating substrate 31 through the above steps.
従来の方法では、第８図に示したように、第１のレジス
ト３４に形成した開孔部３５内に露出したＣｕ膜３３上
に５ｎ３６をメッキ成長させるときに。In the conventional method, as shown in FIG. 8, when 5N36 is grown by plating on the Cu film 33 exposed in the opening 35 formed in the first resist 34.
Ｃｕ膜３３と第１のレジスト３４との間に隙間が生じ、
そこへＳｎメッキ液が浸み込み、メッキ液浸み込み部３
７が形成される。このメッキ液浸み込み部３７は、第１
Ｏ図に示すように、ランド完成後も残り、ランドのパタ
ーン形状を不正確にすると共に隣り合うランドと短絡を
引き起こし、製造歩留まりを低下させる。という問題が
あった。A gap is created between the Cu film 33 and the first resist 34,
The Sn plating solution soaks into the plating solution soaked area 3.
7 is formed. This plating liquid soaking portion 37 is located at the first
As shown in Figure O, the particles remain even after the land is completed, making the pattern shape of the land inaccurate and causing short circuits with adjacent lands, reducing manufacturing yield. There was a problem.
本発明は、この問題点を解決して、正確なランド・パタ
ーンが得られるようにした。半導体装置の製造方法、特
にフリップチップ・ボンディングに用いる絶縁基板上へ
ランドを形成する方法を提供することを目的とする。The present invention solves this problem and allows accurate land patterns to be obtained. It is an object of the present invention to provide a method for manufacturing a semiconductor device, particularly a method for forming a land on an insulating substrate used for flip-chip bonding.
」−記の目的を達成するために２本発明に係る半導体装
置の製造方法は１表面に篩ハンプが形成された半導体チ
ップを２表面にＳｎメッキが施されたランドを有する絶
縁基板上へフェースダウンして載置し、へｕ−Ｓｎ共晶
合金により実装するフリップチップ・ポンディングに用
いる絶縁基板上ヘランドを形成する方法において、絶縁
基板の全面にＣｕ膜を形成する］工程と、該Ｃｕ膜」二
にＴｉ膜を形成する工程と１表面に第１のレジストを塗
布し、バターニングして開孔部を形成する工程と、該開
孔部内に露出したＴｉ膜を除去してＣｕ膜を露出させる
工程と、開孔部内に露出したＣｕ膜上にＳｎをメッキ成
長させる工程と、第１のレジストを剥離した後、第２の
レジストを塗布し、 Ｓｎメッキ領域を包含する所定の
形状にパターニングする工程と、第２のレジスト・パタ
ーン以外の部分のＴｉ膜およびＣｕ膜を除去した後、第
２のレジス１−を剥離してランドを形成する工程とを含
むように構成する。In order to achieve the above objects, the method for manufacturing a semiconductor device according to the present invention involves the steps of: (1) placing a semiconductor chip having a sieve hump formed on its surface onto an insulating substrate having Sn-plated lands on its surface; In a method for forming a helland on an insulating substrate used for flip-chip bonding in which the substrate is placed down and mounted using a u-Sn eutectic alloy, a step of forming a Cu film on the entire surface of the insulating substrate; (2) forming a Ti film on the first surface; (1) applying a first resist on the surface and patterning it to form an opening; and removing the Ti film exposed in the opening to form a Cu film. a step of plating and growing Sn on the Cu film exposed in the opening, and a step of peeling off the first resist and applying a second resist to form a predetermined shape that includes the Sn plating region. and a step of peeling off the second resist 1- to form a land after removing the Ti film and the Cu film in a portion other than the second resist pattern.
本発明の方法では、絶縁基板上に堆積させたＣｕ膜上に
Ｔｉ膜を形成した後に、レジストを塗布しパターニング
して開孔部を形成し、この開孔部内に露出したＴｉ膜を
除去してＣｕ膜を露出させた後開孔部内に露出したＣｕ
膜上にＳｎをメッキ成長させている。In the method of the present invention, after a Ti film is formed on a Cu film deposited on an insulating substrate, a resist is applied and patterned to form an opening, and the Ti film exposed inside the opening is removed. After exposing the Cu film, the Cu film exposed inside the opening is
Sn is grown by plating on the film.
Ｔｉはレジストに対して優れた密着性を持つので。Ti has excellent adhesion to resist.
Ｓｎメッキ成長時にレジストが下地金属から浮き上がる
ことがない。したがって、 Ｓｎメッキ成長時にメッキ
液がレジストの下に浸み込むことがないので、絶縁基板
上に正確なパターンのランドを形成することができる。The resist does not lift up from the base metal during Sn plating growth. Therefore, since the plating solution does not seep under the resist during Sn plating growth, it is possible to form lands with an accurate pattern on the insulating substrate.
この結果、従来問題となっていた隣り合うランド同士が
短絡することがなくなり、製造歩留まりが向上する。As a result, there is no short circuit between adjacent lands, which has been a problem in the past, and the manufacturing yield is improved.
（実 施 例〕
第１図〜第５図は５本発明の一実施例の各工程を示す図
である。(Embodiment) FIGS. 1 to 5 are diagrams showing each step of an embodiment of the present invention.
以下、第１図〜第５図を用いて１本発明の一実施例を工
程順に説明する。Hereinafter, one embodiment of the present invention will be explained in order of steps with reference to FIGS. 1 to 5.
（工程１．第１図参照）
セラミックスやポリイミド等の樹脂などから成る絶縁基
板Ｉｌｌに密着金属としてＴｉの薄膜１２を蒸着する。(Step 1. See FIG. 1) A thin film 12 of Ti is vapor-deposited as an adhesive metal onto an insulating substrate Ill made of ceramics, resin such as polyimide, or the like.
（密着金属としては、他にＣｒを用いることもできる。(Cr may also be used as the adhesive metal.
） Ｔｉ薄膜１２上に蒸着によりＣｕ膜１３を形成する。) A Cu film 13 is formed on the Ti thin film 12 by vapor deposition.
Ｃｕ膜１３上にレジストとの密着性に優れたＴｉの薄膜
１４を蒸着する。A thin Ti film 14 having excellent adhesion to the resist is deposited on the Cu film 13.
（工程２．第２図参照）
表面に第１のレジスト１５を塗布した後、パタニングし
て開孔部１６を形成してＴｉ薄膜１４を露出させる。(Step 2. See FIG. 2) After applying the first resist 15 to the surface, patterning is performed to form openings 16 and expose the Ti thin film 14.
開孔部１６内に露出したＴｉ薄膜１４をエツチングによ
り除去して、 Ｃｕ膜１３の表面を露出させる。The Ti thin film 14 exposed in the opening 16 is removed by etching to expose the surface of the Cu film 13.
（工程３．第２図、第３図参照）
開孔部１６内に露出したＣｕ膜１３上に５ｎ１７をメッ
キ成長させる。(Step 3. See FIGS. 2 and 3) 5n17 is grown by plating on the Cu film 13 exposed in the opening 16.
第１のレジスト１５を剥離する。The first resist 15 is peeled off.
（工程４．第４図参照）
表面に第２のレジスト１８を塗布した後、ランドの形状
にバターニングする。(Step 4. See FIG. 4) After applying the second resist 18 to the surface, patterning is performed in the shape of a land.
（工程４．第４図、第５図参照）
第２のレジスト１８をマスクとしてＴｉ薄膜１４Ｃｕ膜
１３およびＴｉＴＥＪ膜１２をエツチングにより除去す
る。(Step 4. See FIGS. 4 and 5) Using the second resist 18 as a mask, the Ti thin film 14, Cu film 13, and TiTEJ film 12 are removed by etching.
以上の各工程を経て、絶縁基板ｌｌ上にランドが形成さ
れる。Through each of the above steps, a land is formed on the insulating substrate ll.
１例として、ＡＩＮ基板上に１００μｍ角のランドをラ
ンドピッチ２００μｍで形成したところ。As an example, 100 μm square lands were formed at a land pitch of 200 μm on an AIN substrate.
隣り合うランド間の短絡は発生しなかった。No short circuit between adjacent lands occurred.
本発明によれば、フリップチップ・ボンディングに用い
る絶縁基板上ヘラントを形成する際に正確なランド・パ
ターンが得られるので、隣り合うランド間の短絡が無く
なり、製造歩留まりが向上する。According to the present invention, an accurate land pattern can be obtained when forming a helant on an insulating substrate used for flip-chip bonding, thereby eliminating short circuits between adjacent lands and improving manufacturing yield.
第１図〜第５図は本発明の一実施例の各工程を示す図。 第６図はフリップチップ・ボンティングの例を示す図 第７図〜第１０図は従来例の各工程を示す図である。 第１図〜第５図において １１：絶縁基板 １２：Ｔｉ薄膜 １３：Ｃｏ１桑 １４：Ｔｉ薄膜 １５：第１のレジスｌ− １６：開孔部 １７：Ｓｎメッキ Ｉ８：第２のレジスＩ・ FIGS. 1 to 5 are diagrams showing each process of an embodiment of the present invention. Figure 6 is a diagram showing an example of flip-chip bonding. FIGS. 7 to 10 are diagrams showing each process of the conventional example. In Figures 1 to 5 11: Insulating substrate 12: Ti thin film 13:Co1 Mulberry 14: Ti thin film 15: First register l- 16: Opening part 17: Sn plating I8: Second Regis I.
Claims (1)
Ｓｎメッキが施されたランドを有する絶縁基板上へフェ
ースダウンして載置し、Ａｕ−Ｓｎ共晶合金により実装
するフリップチップ・ボンディングに用いる絶縁基板上
へランドを形成する方法において、 絶縁基板の全面にＣｕ膜を形成する工程と、該Ｃｕ膜上
にＴｉ膜を形成する工程と、 表面に第１のレジストを塗布し、パターニングして開孔
部を形成する工程と、 該開孔部内に露出したＴｉ膜を除去してＣｕ膜を露出さ
せる工程と、 開孔部内に露出したＣｕ膜上にＳｎをメッキ成長させる
工程と、 第１のレジストを剥離した後、第２のレジストを塗布し
、Ｓｎメッキ領域を包含する所定の形状にパターニング
する工程と、 第２のレジスト・パターン以外の部分のＴｉ膜およびＣ
ｕ膜を除去した後、第２のレジストを剥離してランドを
形成する工程 とを含むことを特徴とする半導体装置の製造方法。[Claims] A semiconductor chip with Au bumps formed on its surface is placed face down onto an insulating substrate having lands plated with Sn on its surface, and mounted with an Au-Sn eutectic alloy. A method for forming a land on an insulating substrate used for flip-chip bonding includes a step of forming a Cu film on the entire surface of the insulating substrate, a step of forming a Ti film on the Cu film, and a step of forming a first resist on the surface. A process of coating and patterning to form an opening, a process of removing the Ti film exposed in the opening to expose the Cu film, and plating and growing Sn on the Cu film exposed in the opening. a step of peeling off the first resist, applying a second resist and patterning it into a predetermined shape that includes the Sn plating area;
1. A method of manufacturing a semiconductor device, comprising the step of removing the U film and then peeling off the second resist to form a land.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29642389A JPH03156939A (en) | 1989-11-15 | 1989-11-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29642389A JPH03156939A (en) | 1989-11-15 | 1989-11-15 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03156939A true JPH03156939A (en) | 1991-07-04 |
Family
ID=17833351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29642389A Pending JPH03156939A (en) | 1989-11-15 | 1989-11-15 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03156939A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065293A (en) * | 1996-05-31 | 1998-03-06 | Mitsui Petrochem Ind Ltd | Method for mounting flip-chip bga |
-
1989
- 1989-11-15 JP JP29642389A patent/JPH03156939A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1065293A (en) * | 1996-05-31 | 1998-03-06 | Mitsui Petrochem Ind Ltd | Method for mounting flip-chip bga |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6306685B1 (en) | Method of molding a bump chip carrier and structure made thereby | |
| JPH0364925A (en) | Integrated circuit packaging structure and formation thereof | |
| JPH0273648A (en) | Electronic circuit and its manufacture | |
| JPH0213949B2 (en) | ||
| JPH0322437A (en) | Manufacture of semiconductor device | |
| JPH03156939A (en) | Manufacture of semiconductor device | |
| KR100431307B1 (en) | Capacitor embedded chip size package and manufacturing method thereof | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPS6035543A (en) | Manufacture of semiconductor device | |
| JPH0363813B2 (en) | ||
| JPS63124433A (en) | Film carrier | |
| JPH04350940A (en) | Manufacture of semiconductor device | |
| JPS63119551A (en) | Forming method of patterned metal film | |
| JPH0318031A (en) | Manufacture of semiconductor device | |
| JPS61225839A (en) | Forming method for bump electrode | |
| JPH07120643B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06291232A (en) | Lead frame and manufacture thereof | |
| JPH02119246A (en) | Semiconductor device and manufacture thereof | |
| JP3036300B2 (en) | Method for manufacturing TAB tape and method for manufacturing semiconductor device | |
| JPH03139841A (en) | Structure of solder bump | |
| JPH02125621A (en) | Bump electrode forming method for semiconductor device | |
| JPH02133937A (en) | Mounting of bare chip of ic | |
| JPH04314382A (en) | Manufacture of wiring board | |
| JP2000031612A (en) | Wiring board | |
| JPH0435906B2 (en) |