JPH031566A - 薄膜抵抗の形成方法 - Google Patents

薄膜抵抗の形成方法

Info

Publication number
JPH031566A
JPH031566A JP13490389A JP13490389A JPH031566A JP H031566 A JPH031566 A JP H031566A JP 13490389 A JP13490389 A JP 13490389A JP 13490389 A JP13490389 A JP 13490389A JP H031566 A JPH031566 A JP H031566A
Authority
JP
Japan
Prior art keywords
metal
thin film
resistor
forming
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13490389A
Other languages
English (en)
Inventor
Takashi Hirose
貴司 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13490389A priority Critical patent/JPH031566A/ja
Publication of JPH031566A publication Critical patent/JPH031566A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路内における抵抗として利用で
きる薄膜抵抗の形成方法に関するものである。
従来の技術 近年、高度情報化社会の発達により、衛生通信等にみら
れる数〜数十GHz帯を用いたアナログ通信や、高速演
算処理を行うスーパーコンピューター等のデジタル信号
処理の分野において、半導体素子の高速化、低消費電力
化、高集積化等の性能向上のための開発がさかんに行わ
れている。
半導体素子の集積化では、回路設計上、能動素子として
の半導体素子と共に、受動素子としての抵抗等が必要と
なる。半導体集積回路(以下ICと略す)内において、
抵抗は半導体素子層の一部を用いて、もしくはニクロム
等の抵抗体による薄膜抵抗を用いて形成される。
後者の薄膜抵抗は、前者の半導体素子層の一部を用いた
場合に比べ寄生容量が低減される他、プロセス安定性に
すぐれ、かつトリミング等の修正手段が可能であるため
高精度のICに用いられている。
以下図面を参照しながら、従来の薄膜抵抗の形成方法の
一例について説明する。
第2図(a)、 (b)、 (C)、 (d)は、従来
(D 薄膜抵抗(7) 形成方法を配線パターン形成を
含む各工程ごとに示した構造断面図である。
第2図(a)、ら)、 (C)、 (d)において、1
は半導体装置が形成される半導体装置基板、2は薄膜抵
抗となる抵抗体、3は前記抵抗体2に配線パターン4を
形成するためのレジスト、5は前記レジスト3の残痕を
除去するための酸素プラズマ、6は前記配線パターン4
形成時に前記レジスト3上に形成された蒸着金属である
以上の構成による従来の薄膜抵抗の形成方法について、
以下に説明する。
まず、半導体装置基板1上全面にニクロム膜を加熱蒸着
法により形成後、フォトレジストをマスクとしたエツチ
ングにより薄膜抵抗となる抵抗体2を形成する(第2図
(a))。次に、配線を形成するためのパターンをレジ
スト3により形成後、前記パターンの開口部における前
記レジスト3の残痕を酸素プラズマ5により除去する(
第2図(b))。
次に配線用金属を加熱蒸着法により全面に蒸着し、配線
パターン4ならびに前記レジスト3上に蒸着金属6を形
成する(第2図(C))。次に、リフトオフ法により前
記蒸着金属6を前記レジスト3とともに除去し、薄膜抵
抗ならびにその配線が完成する(第2図(d))。(例
えば、柳井久義監修、半導体ハンドブック第2版、第3
35頁〜第336頁、オーム社発行 参照) 以上のように、薄膜抵抗となる抵抗体2は、レジスト3
の開口部に形成される配線パターン4により配線される
発明が解決しようとする課題 しかしながら上記のような方法では、配線パターン4の
形成に際し、レジスト3の開口部における前記レジスト
3の残痕を除去するために必要とされる酸素プラズマ5
のため、前記抵抗体2の前記レジスト3による露呈部す
なわち前記配線パターン4との接触部が、酸化もしくは
ダメージを受け、高接触抵抗を生じたり薄膜抵抗として
の抵抗値のばらつきを生じたりするという課題を有して
いた。
本発明は上記課題に鑑み、抵抗体の表面に酸化しにくい
金属被膜を形成し、配線等のパターンを形成後前記パタ
ーンによって被覆されていない前記金属被膜を除去する
ことにより、酸素プラズマ照射後においても薄膜抵抗と
しての抵抗値が接触抵抗などにより増加したり、ばらつ
くことのない薄膜抵抗の形成方法を提供するものである
課題を解決するための手段 上記課題を解決するために、本発明°の薄膜抵抗の形成
方法は、集積回路における薄膜抵抗を形成するにあたり
、抵抗体の表面にイオン化傾向の小さい金属からなる金
属被膜を形成し、前記金属被膜を部分的に被覆するパタ
ーンを形成し、前記金属被膜の露呈部を除去する工程を
有するものである。
作用 本発明では、上記した方法によって、酸素プラズマ照射
等のプロセス後においても薄膜抵抗としての抵抗値が安
定し、ICの生産効率を向上させることが出来る。
実施例 以下、本発明の一実施例の薄膜抵抗の形成方法について
、図面を参照しながら説明する。
第1図(a)、 (b)、 (C)、 (d)、 (e
)は、本発明の一実施例における薄膜抵抗の形成方法を
各工程ごとに示した構造断面図である。
第1図(a)、 (b)、 (C)、 (d)、 (e
)において、11は半導体装置が形成される半導体装置
基板、12は薄膜抵抗となる抵抗体、13は金属被膜、
14は配線パターン15を形成するためのレジスト、1
6は前記レジスト14の残痕を除去するための酸素プラ
ズマ、17は前記配線パターン15形成時に前記レジス
ト14上に形成された蒸着金属、18は前記配線パター
ン15による前記金属被膜13の露呈部を除去するため
のイオンビームである。
以上のように構成された本発明の一実施例における薄膜
抵抗の形成方法について、以下に説明する。
まず、半導体装置基板11上にフォトレジストからなる
薄膜抵抗パターンを形成し、全面にニクロムと金からな
る積層薄膜を加熱蒸着法により形成する。次に、前記フ
ォトレジストを用いたりフトオフ法により、前記ニクロ
ムからなる抵抗体12と前記金からる金属被膜13との
積層薄膜パターンを形成する(第1図(a))。
次に、配線を形成するためのパターンをレジスト14に
より形成後、前記パターンの開口部における前記レジス
ト14の残痕を酸素プラズマ16により除去する(第1
図(ロ))、次に配線用金属を加熱蒸着法により全面に
蒸着し、配線パターン15ならびに前記レジスト14上
に蒸着金属17を形成する(第1図(C))。
次に、リフトオフ法により前記蒸着金属17を前記レジ
スト14とともに除去する(第1図(d))。さらに、
前記配線パターン15による前記金属被膜13の露呈部
を、アルゴンのイオンビーム18によす除去し、薄膜抵
抗ならびにその配線パターンが完成する(第1図(eン
)。
以上のように本実施例によれば、抵抗体12における配
線パターン15との接触部が、イオン化傾向の小さい金
属すなわち酸化されに(い金属である金からなる金属被
膜13で被覆されているため、酸素プラズマ16の照射
後においても、前記接続部における酸化もしくはダメー
ジが軽減される。
これにより、薄膜抵抗としての抵抗値が安定し、ICの
生産効率を向上させることが出来る。
なお、本実施例では抵抗体12をニクロムとしたが、抵
抗体12はIC内における薄膜抵抗材料ならば何でもよ
く、例えば、窒化タンタル等でもよい。
また、本実施例では金属被膜13を金としたが、金属被
膜13はイオン化傾向の小さい金属すなわち酸化されに
くい金属であればよく、白金またはイリジウムまたはパ
ラジウム等でもよい。
さらに、本実施例では配線パターン15による金属被膜
13の露呈部の除去を、アルゴンのイオンビーム18に
より行ったが、金属被膜13の露呈部の除去は湿式エツ
チングとしてもよい。
発明の効果 以上のように本発明の薄膜抵抗の形成方法は、集積回路
における薄膜抵抗を形成するにあたり、抵抗体の表面に
イオン化傾向の小さい金属からなる金属被膜を形成し、
前記金属被膜を部分的に被覆するパターンを形成し、前
記金属被膜の露呈部を除去することを特徴とする。
本発明の薄膜抵抗の形成方法を用いることにより、薄膜
抵抗としての抵抗値が安定し、ICの生産効率を向上さ
せることが出来る。
【図面の簡単な説明】
第1図(a)、 (b)、 (C)、 (切、(e)は
、本発明の一実施例における薄膜抵抗の形成方法を各工
程ごとに示した構造断面図、第2図(a)、 (b)、
 (c)、 (d)は、従来の薄膜抵抗の形成方法を各
工程ごとに示した構造断面図である。 1.11・・・・・・半導体装置基板、2,12・・・
・・・抵抗体、3.14・・・・・・レジスト、4,1
5・・・・・・配線パターン、5.16・・・・・・酸
素プラズマ、13・・・・・・金属被膜、18・・・・
・・イオンビーム。 代理人の氏名 弁理士 粟野重孝 はか1名11−−一
半導俸装置K[ l2−−− ≧ R停 止3−−− 金属 被層 第 図 1−#−場停侵装1&仮 ?−・−匙lWh □□□□□−一 3−Lシスト □□□−斗・ 4−・−Ilil!緯パターン 5−・1累プラプマ 6−0蓋部食属 □」: □□□ニ丁′

Claims (7)

    【特許請求の範囲】
  1. (1)集積回路における薄膜抵抗を形成するにあたり、
    抵抗体の表面にイオン化傾向の小さい金属からなる金属
    被膜を形成し、前記金属被膜を部分的に被覆するパター
    ンを形成し、前記金属被膜の露呈部を除去することを特
    徴とする薄膜抵抗の形成方法。
  2. (2)抵抗体がニクロムであることを特徴とする請求項
    (1)記載の薄膜抵抗の形成方法。
  3. (3)抵抗体が窒化タンタルであることを特徴とする請
    求項(1)記載の薄膜抵抗の形成方法。
  4. (4)金属被膜が金であることを特徴とする請求項(1
    )記載の薄膜抵抗の形成方法。
  5. (5)金属被膜が白金であることを特徴とする請求項(
    1)記載の薄膜抵抗の形成方法。
  6. (6)金属被膜がイリジウムであることを特徴とする請
    求項(1)記載の薄膜抵抗の形成方法。
  7. (7)金属被膜がパラジウムであることを特徴とする請
    求項(1)記載の薄膜抵抗の形成方法。
JP13490389A 1989-05-29 1989-05-29 薄膜抵抗の形成方法 Pending JPH031566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13490389A JPH031566A (ja) 1989-05-29 1989-05-29 薄膜抵抗の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13490389A JPH031566A (ja) 1989-05-29 1989-05-29 薄膜抵抗の形成方法

Publications (1)

Publication Number Publication Date
JPH031566A true JPH031566A (ja) 1991-01-08

Family

ID=15139222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13490389A Pending JPH031566A (ja) 1989-05-29 1989-05-29 薄膜抵抗の形成方法

Country Status (1)

Country Link
JP (1) JPH031566A (ja)

Similar Documents

Publication Publication Date Title
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US3996551A (en) Chromium-silicon oxide thin film resistors
JPH031566A (ja) 薄膜抵抗の形成方法
JPH031567A (ja) 薄膜抵抗
JP3623377B2 (ja) 半導体装置の製造方法
JPS6347274B2 (ja)
JP2739842B2 (ja) 半導体装置の製造方法
JPS6035825B2 (ja) 半導体装置の製造方法
JP2830636B2 (ja) 半導体装置の製造方法
JPH023926A (ja) 配線の形成方法
JPH01244649A (ja) 薄膜抵抗の配線形成方法
JPS6152566B2 (ja)
JPS6378552A (ja) スル−ホ−ルの形成方法
JPH04223367A (ja) 薄膜抵抗体の製造方法
JPS59181031A (ja) 空中配線の形成方法
JPH04324673A (ja) 薄膜抵抗形成法
JPS6053020A (ja) 半導体装置の製造方法
JPH01244648A (ja) 薄膜抵抗の配線形成方法
JPH05218212A (ja) 半導体装置の製造方法
JPH03211732A (ja) 配線の形成方法
JPS628030B2 (ja)
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JPS5886744A (ja) 半導体集積回路装置
JPS61174649A (ja) 半導体装置
JPH01244647A (ja) 薄膜抵抗の配線形成方法