JPH03154517A - 信号発生装置 - Google Patents

信号発生装置

Info

Publication number
JPH03154517A
JPH03154517A JP1294562A JP29456289A JPH03154517A JP H03154517 A JPH03154517 A JP H03154517A JP 1294562 A JP1294562 A JP 1294562A JP 29456289 A JP29456289 A JP 29456289A JP H03154517 A JPH03154517 A JP H03154517A
Authority
JP
Japan
Prior art keywords
frequency
signal
frequencies
circuits
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1294562A
Other languages
English (en)
Inventor
Takuji Teramoto
寺本 卓司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP1294562A priority Critical patent/JPH03154517A/ja
Publication of JPH03154517A publication Critical patent/JPH03154517A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 預肌り貝的 [産業上の利用分野] 本発明は信号発生装置に関し、詳しくは周波数が接近し
た複数の信号を発生する信号発生装置に関する。
[従来の技術] 従来から、光学系を利用した計測を行うために、周波数
が接近し且つ周波数の異なる出力信号を発生する装置が
用いられる場合がある。この信号発生装置は、第3図に
示すように、1つの基準発振器Aからの基準周波数信号
を、周波数逓倍回路としての異なる逓倍率の周波数シン
セサイザ回路B。
C(逓倍率は各々4000,4002)に入力し、各々
バッファアンプD、  Eを介して接近した周波数の出
力信号を同期して発生するものである。この、出力信号
の周波数の差(以下、周波数差と呼ぶ)に基づいて、種
々の計測が行われている。
[発明が解決しようとする課題] 種々の計測のなかには、この周波数差を極力小さくして
行なう必要のある場合があり、この場合は基準発振器A
からの基準周波数信号の周波数を低くしなければならな
い。なぜなら、この基準周波数が、複数の出力信号の周
波数の最大公約数以下の公約数に設定されることから、
周波数差を小さくする場合には、最大公約数も小さくな
り、必然的に基準周波数を低くしなければならいのであ
る。
しかしながら、出力信号の周波数を変えずに基準周波数
のみ低くすると、逓倍率が高くなり、各々の出力信号に
は希望周波数以外の妨害波としてサイドスプリアスが大
きく発生し、周波数安定度が低くなってしまうという問
題が生じてい旭例えば、第3図に示した装置において、
バッファアンプDからの出力信号は、第4図のスペクト
ルに示すように、希望周波数80.00 [MHz]の
出力信号に対して、その希望周波数の近傍にサイドスプ
リアスが大きく現れてしまう。また、バッファアンプE
からの出力信号においても同様の現象が生じる。従って
、いくら周波数の接近した出力信号を発生させても、こ
のサイドスプリアスにより、種々の計測精度が悪くなっ
たり、計測不能となってしまうことがあった。
本発明の信号発生装置は上記課題を解決し、周波数の接
近した異なる周波数の出力信号を安定よく発生すること
を目的とする。
聚唄の構成 かかる目的を達成する本発明の構成について以下説明す
る。
[課題を解決するための手段] 本発明の信号発生装置は、 基準周波数信号を発生する1つの基準発振器と、該基準
周波数信号を入力して周波数逓倍を行なう複数の逓倍回
路を備え、該逓倍回路の各々から周波数が近接し且つ周
波数の異なる出力信号を発生する信号発生装置において
、 上記複数の逓倍回路の入力側に、異なる分周比を有する
分周回路を各々設けると共に、上記分周回路から上記逓
倍回路に出力される分周信号の各々の周波数を、上記複
数の出力信号の周波数の最大公約数より大となる値に設
定し、上記基準発振器の発振周波数を、上記分周信号の
各々の周波数の最小公倍数以上に設定したことを要旨と
する。
[作用] 上記構成を有する本発明の信号発生装置は、基準発振器
からの基準周波数信号を、まず、異なる分屓比の複数の
分周回路に入力して各々分周する。
次に、各々分周された分局信号を、各々の分周回路の出
力側に備えられた逓倍回路により各々周波数逓倍を行な
い、周波数の異なる同期した出力信号を発生する。分局
信号の各々の周波数の値は、複数の出力信号の周波数の
最大公約数より大きく設定されており、また、基準発振
器の発振周波数は、各々の分周信号の周波数の最小公倍
数以上に設定されているため、基準周波数信号を複数の
逓倍回路に直接入力した場合に比べ 逓倍率が低くなる
[実施例] 以上説明した本発明の構成・作用を一層明らかにするた
めに、以下本発明の信号発生装置の好適な実施例につい
て説明する。
第1図は、一実施例としての信号発生装置の概略構成図
である。
信号発生装置は、1.2 [MHz]の基準周波数信号
を出力する基準発振器1と、この基準発振器1に接続さ
れ基準周波数信号を12分周するカウンタ等からなる分
周回路2と、同じく基準周波数信号を10分周する分周
回路3と、分周回路2に接続され入力信号に対して周波
数を800倍に逓倍する周波数シンセサイザ回路4と、
分周回路3に接続され入力信号に対して周波数を667
倍に逓倍する周波数シンセサイザ回路5と、周波数シン
セサイザ回路4,5に各々接続され各種計測装置等への
信号出力を司るバッファアンプ6.7とから構成される
。尚、周波数シンセサイザ回路4.5は、図示しない位
相検出器、ローパスフィルタ、電圧制御発振器、ブリス
ケープ カウンタ等を備え、PLL制御により周波数逓
倍を行なう周知の回路である。
基準発振器]からの1.2 [MHz]の基準周波数信
号は、分周回路2,3により各々100[KHz]、1
20[KHz]の周波数の信号に分周される。更に、分
周された分周回路2,3からの信号は、周波数シンセサ
イザ回路4,5により、各々80.00 [MHzl、
80.04 [MHzlの周波数の信号に周波数逓倍さ
札 同期して各々バッファアンプ6.7を介して計測装
置等の外部機器に出力される。この出力信号の周波数差
40[KHz]を用いて各種の計測が行なわれる。
バッファアンプ6からの80.00 [MHzlの出力
信号のスペクトルを、第2図に示す。希望周波数80.
○O[MHzlの近傍に現れるサイドスプリアスが、第
4図に示した従来からの装置に対して、極めて少なくな
り、安定度の高い信号が得られている。なぜなら、分周
回路2,3を設けたことにより、周波数シンセサイザ回
路4,5二人力される信号の周波数を、出力信号の周波
数の最大公約数より高く設定し、逓倍率を低く抑えてい
るためである。
以上説明した本実施例の信号発生装置は、基準発振器]
と周波数シンセサイザ回路4,5との間に分周回路2,
3を各々設け、周波数シンセサイザ回路4,5に入力さ
れる信号の周波数を、出力信号の周波数の最大公約数に
無関係に高く設定しているため、逓倍率を低く抑えるこ
とができる。
従って、周波数差を低い値に維持したままでサイドスプ
リアスを少なくすることができ、安定度が高く、周波数
の接近した2つの信号を同期して出力することができる
。そのため、この信号を用いて行なわれる種々の計測は
、精度の高いものとなる。
以上本発明の実施例について説明したが、本発明はこう
した実施例に何等限定されるものではなく、例えば、周
波数の異なる出力信号を3つ以上発生する構成であって
も良く、本発明の要旨を逸脱しない範囲において、種々
なる態様で実施し得ることは勿論である。
発明の効果 以上詳述したように、本発明の信号発生装置によれば、
逓倍回路の入力側に異なる分周比の分周回路を設け、逓
倍回路に入力される信号の周波数を、出力信号の周波数
の最大公約数より高い値に設定しているため、逓倍率を
低く抑えることができる。従って、周波数差を低い値に
維持したままでサイドスプリアスを少なくすることがで
き、安定度が高く、周波数の接近した複数の信号を同期
して出力することができる。そのため、この信号を用い
て行なわれる種々の計測は、精度の高いものとなる。
【図面の簡単な説明】 第1図は信号発生装置の概略構成図、第2図は出力信号
のスペクトルを表すグラフであり、第3図、第4図は従
来からの技術を説明するもので、第3図は信号発生装置
の概略構成図、第4図は出力信号のスペクトルを表すグ
ラフである。 1、  A・・・基準発振器 2.3・・・分局回路

Claims (1)

  1. 【特許請求の範囲】 1 基準周波数信号を発生する1つの基準発振器と、該
    基準周波数信号を入力して周波数逓倍を行なう複数の逓
    倍回路を備え、該逓倍回路の各々から周波数が近接し且
    つ周波数の異なる出力信号を発生する信号発生装置にお
    いて、 上記複数の逓倍回路の入力側に、異なる分周比を有する
    分周回路を各々設けると共に、 上記分周回路から上記逓倍回路に出力される分周信号の
    各々の周波数を、上記複数の出力信号の周波数の最大公
    約数より大となる値に設定し、上記基準発振器の発振周
    波数を、上記分周信号の各々の周波数の最小公倍数以上
    に設定したことを特徴とする信号発生装置。
JP1294562A 1989-11-13 1989-11-13 信号発生装置 Pending JPH03154517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1294562A JPH03154517A (ja) 1989-11-13 1989-11-13 信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1294562A JPH03154517A (ja) 1989-11-13 1989-11-13 信号発生装置

Publications (1)

Publication Number Publication Date
JPH03154517A true JPH03154517A (ja) 1991-07-02

Family

ID=17809395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1294562A Pending JPH03154517A (ja) 1989-11-13 1989-11-13 信号発生装置

Country Status (1)

Country Link
JP (1) JPH03154517A (ja)

Similar Documents

Publication Publication Date Title
US6510191B2 (en) Direct digital synthesizer based on delay line with sorted taps
JP2730280B2 (ja) ディジタル・タイム・ベース発性回路および2つの出力信号間の遅延時間調整方法
JPS61245629A (ja) N分数型周波数シンセサイザ
JPH01221904A (ja) 位相同期ループ周波数シンセサイザ
JPS6010460B2 (ja) 位相ロツク装置
EP1391043B1 (en) Fractional-n synthesiser and method of synchronisation of the output phase
KR100372229B1 (ko) 플라즈마처리장치
EP0622904A2 (en) PLL circuit having a multiloop, and FM receiving method and apparatus able to utilize the same
US5579351A (en) Jitter suppression circuit
US4540945A (en) Variable-frequency oscillation circuit
JPS58170229A (ja) 周波数てい倍回路
US3835396A (en) Device for changing frequency of constant amplitude square waves
US5148122A (en) Atomic beam frequency standard having RF chain with higher frequency oscillator
JPH10326698A (ja) プラズマ処理装置
US4602219A (en) Jitter reduction circuit for frequency synthesizer
JPH03154517A (ja) 信号発生装置
US5929670A (en) Method for improving signal generator frequency precision using counters
JPH10322200A (ja) 位相ロック検出回路
US4510440A (en) Methods and apparatus for frequency response analysis
US8390358B2 (en) Integrated jitter compliant clock signal generation
JPH09196977A (ja) スペクトラムアナライザ
JP2877185B2 (ja) クロック発生器
US4354164A (en) Digital phase lock loop for TIM frequency
JPH0548453A (ja) 周波数シンセサイザ
Karlquist A narrow band high-resolution synthesizer using a direct digital synthesizer followed by repeated dividing and mixing