JPH03151741A - マスター端末決定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はデータ伝送システムにおけるマスター端未決定
方法に係わり、特に１つのデータ伝送ラインに多数の端
末を接続し、任意の２つの間でデータ伝送を行うシステ
ムのマスター端未決定方法に関する。

〈従来技術〉 複数の端末を１つのデータ伝送ラインに接続し、データ
伝送権を有するマスター端末から所定のスレーブ端末に
データを伝送するシステムにおいて、２以上の端末が同
時にデータ伝送したい事態が生じた時は、所定の１つの
端末にデータ伝送権を与え、該端末（マスター端末とい
う）よりデータ伝送ラインを介して別の端末（スレーブ
端末という）にデータ伝送を行わせる、 マスター端末の決定方法としては、ポーリング方式やデ
イジ−チエイン方式がある。ポーリング方式は、マスタ
ー端未決定用のプロセッサを設けると共に各端末に優先
順位を付し、プロセッサは優先順位の高い端末順にマス
ター権を得たいかチエツクし、マスター権を得たい最も
優先順の高い端末をマスター端末とするものである。又
、デイジ−チエイン方式は、マスター端未決定用のプロ
セッサを設けると共に、各端末を割込み線に接続し、か
つ割込み確認信号をイモズル式にプロセッサに近い端末
から順に各端末に受は渡すように構成し、１以上の端末
から割込みが発生した時、プロセッサは割込み確認信号
を出力し、該確認信号を最初に受信した割込み発生端末
をマスター端末として決定するものである。

〈発明が解決しようとする課題〉 しかし、かかる従来のマスター端未決定方式では、マス
ター端未決定用のプロセッサが必要となると共に、割込
み線等の余分な信号ラインが必要となりコスト高となる
問題がある。

以上から本発明の目的は、マスター端未決定用のプロセ
ッサや割込み線が不要である新規なマスター端未決定方
法を提供することである。

〈課題を解決するための手段〉 上記課題は本発明においては、データ伝送が行われてい
ないことを判別する手段と、マスター端末となりたい時
、所定時間信号を出力する手段と、自分が最も長く信号
を出力していることを判断する手段を各端末に設けるこ
とにより達成される。

く作用〉 各端末に優先順位が高くなる程長い時間を割当て、デー
タ伝送ラインを介してデータ伝送が行われていない時、
マスター端末となりたい端末は該伝送ラインに自分に割
当てられている時間、信号を出力し、最も長い間信号を
出力している端末をマスター端末とする。

〈実施例〉 第１図は本発明に係わるシリアルデータ伝送システムの
ブロック図であり、ＴＭＩ、ＴＭ２．　　・・ＴＭｎは
端末、５ＤＴＢはシリアルデータ伝送パスラインであり
、データ線Ｌｄ、クロック線Ｌｃ、バスステータス線Ｌ
ｂで構成されている。

各端末は第２図に示すように、入出力インタフェース回
路ＩＦＣと、入出カポ−１〜ＩＯＰと、データ処理用の
プロセッサＣＰＵを有し、入出力インタフェース回路Ｉ
ＦＣは、データ線Ｌｄ、クロック線Ｌｃ、バスステータ
ス線Ｌｂのそれぞれに対して、トランジスタ構成の出力
回路０ＴＣ１〜○ＴＣ３及びデータ取り込み用のバッフ
ァアンプＢ３− ４− Ａ１〜ＢＡ３を備えている。

データ線Ｌｄ、クロック線Ｌｃ、バスステータス線Ｌｂ
は全て端末内部でプルアップされ通常はハイレベルにな
っている。しかし、いずれかの端末Ｔ　Ｍ　１〜Ｔ　Ｍ
　ｎの出力回路ｏＴＣ１〜ｏＴｃ３のトランジスタがオ
ンすれば、該オンした出力回路に応じた線路にはローレ
ベルが現れる。すなわち、各線路は端末内部のトランジ
スタでローレベルになるようなワイヤードＯＲ構成とな
っている。

第３図はシリアルデータ伝送システムにおけるマスター
端未決定の処理の流れ図であり、各端末のプロセッサＣ
ＰＵが実行するものである。尚、予め、各端末に優先順
位が高くなる程長い時間を割当て）おく。例えば、第１
端末ＴＭＩから第ｎ端末ＴＭｎにゆく程優先順位が高く
なるとすると、第１端末ＴＭＩには時間Ｔ×１（秒）を
、第２端末ＴＭ２にはＴ×２（秒）を、・・第ｎ端末Ｔ
ＭｎにはＴＸｎ　（秒）を割当てる。

さて、所定の端末がデータを他へ伝送したい状況になる
と、該端末のプロセッサはバスステータス線Ｌｂがハイ
レベルになっているか、換言すれば別の端末がデータ伝
送中であるかチエツクする（ステップ１０１）。尚、バ
スステータス線Ｌｂがローレベルであれば別の端末がデ
ータ伝送中であるからデータ伝送の終了を待つ。

バスステータス線Ｌｂがハイレベルであれば、データ伝
送中でなくなるから、プロセッサはデータ線Ｌｄを自己
に割当てられている時間Ｔｉの間口−レベルにする（ス
テップ１０２）。すなわち、データ線Ｌｄ用の出力回路
０ＴＣＩ　　（第２図参照）のトランジスタを時間Ｔｉ
連続して導通させる。

又、データ線Ｌｄをローレベルにすると同時にバスステ
ータス線Ｌｂをローレベルにする（ステップ１０３）。

以後、経過時間を計時し、該経過時間ｔがＴｉになると
（ステップ１０４，１０５）、プロセッサはデータ線Ｌ
ｄをハイレベルにすべく、該データ線Ｌｄに応じた出力
回路０ＴＣＩ　（第２図）のトランジスタをオフする（
ステップ１０６）。これにより、自分より優先順位が高
い他の端末がマスター権を獲得するためにデータ線Ｌｄ
をローレベルにしてなければ、該データ線はハイレベル
になる。

さて、プロセッサはデータ線Ｌｄがハイレベルになって
いるかチエツクしくステップ１ｏ７）、ハイレベルでな
ければ自分より優先順位が高い他の端末がマスター権を
獲得しようとしていると判断し、バスステータス線Ｌｂ
の出力回路０ＴＣ３のトランジスタをオフしくステップ
１０８）、以後ステップ１０１以降の処理を繰り返す。

一方、自分より優先順位が高い他の端末がマスター権を
獲得しようとしておらず、データＭＬｄがハイレベルに
なっていると、プロセッサはマスター権を獲得し、スレ
ーブ端末を指定してピッＩ・シリアルにデータを転送す
る（ステップ１ｏ９）。

尚。データフォーマットは相手先アドレス（相手先端末
）、発信元アドレス（発信元端末）、データ、転送誤り
チエツクデータ等で構成される。

そして、データ伝送が終了すればバスステータス線Ｌｂ
をハイレベルにしくステップ１１ｏ）、データ伝送処理
を終える。

尚、マスター以外の受信端末はデータ線Ｌｄに乗せられ
て送られてくるデータが自分宛であるかチエツクし、自
分宛であれば取り込んで内蔵のＲＡＭに記憶し、自分宛
でなければ無視する。

又、以上では、シリアルデータ伝送に本発明を適用した
場合について説明したが、本発明はパラレルデータ伝送
等にも適用できるものである。

〈発明の効果〉 以上本発明によれば、各端末に優先順位が高くなる程長
い時間を割当て、データ伝送が行われていない時、マス
ター端末となりたい端末は該伝送ラインに自分に割当て
られている時間、信号を出力し、最も長い間信号を出力
している端末をマスター端末とするするように構成した
から、マスター端未決定用のプロセッサが不要であり、
しかも割込み線等の余分な信号ラインが不要であるため
コスト的に有利である。

【図面の簡単な説明】

第１図は本発明に係わるシリアルデータ伝送シアー ステムのブロック図、 第２図は端末のブロック図、 第３図は本発明の処理の流れ図である。 ＴＭ１〜ＴＭｎ・・端末 ＳＤＴＢ・・シリアルデータ伝送パスラインＬｄ・・デ
ータ線 Ｌｃ・・クロック線 Ｌｂ・・バスステータス線

Claims (1)

1. 【特許請求の範囲】 複数の端末をデータ伝送ラインに接続し、データ伝送権
   を有するマスター端末から所定のスレーブ端末にデータ
   を伝送するシステムにおけるマスター端末決定方法にお
   いて、 各端末に優先順位が高くなる程長い時間を割当て、デー
   タ伝送が行われていない時、マスター端末となりたい端
   末は伝送ラインに前記自分に割当てられている時間、所
   定レベルの信号を出力し、最も長い間信号を出力してい
   る端末をマスター端末とすることを特徴とするマスター
   端末決定方法。