JPH03148119A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03148119A
JPH03148119A JP28622389A JP28622389A JPH03148119A JP H03148119 A JPH03148119 A JP H03148119A JP 28622389 A JP28622389 A JP 28622389A JP 28622389 A JP28622389 A JP 28622389A JP H03148119 A JPH03148119 A JP H03148119A
Authority
JP
Japan
Prior art keywords
film
wiring
pattern
thin film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28622389A
Other languages
English (en)
Inventor
Koichi Higuchi
樋口 孝一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28622389A priority Critical patent/JPH03148119A/ja
Publication of JPH03148119A publication Critical patent/JPH03148119A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に電極配線の
形成方法に関する。
〔従来の技術〕
半導体装置の微細な電極配線形成におり)ては、フォト
レジストパターン形成時の光の反射によるパターン変形
を防止するため、アルミニウム等の薄膜上にシリコン薄
膜を被着する方法が知られている(例えば特開昭60−
74529号公報)6以下図面を用いて説明する。
まず第2図(a)に示す様に、半導体基板21上にアル
ミニウム膜22と多結晶シリコン薄膜23を被着し、フ
ォトレジストパターン24を形成する。
次に第2図(b)に示す様に、多結晶シリコン薄膜23
及びアルミニウム膜22をエツチングし、配線パターン
を形成したのちフォトレジストパターン24を除去する
しかる後第2図(C)に示す様に、多結晶シリコン薄膜
23をフレオンガス(CF4)を用いるプラズマエツチ
ング法によりエツチングし、アルミニウム配線22Aを
形成する。
〔発明が解決しようとする課題〕
しかしながら、上述した従来の半導体装置の製造方法に
おいては、多結晶シリコン薄膜23をエツチングした後
、何らかの処理を加えず]O時間前後放置すると、アル
ミニウム配線22Aの表面に異物25が形成され、配線
の信頼度を低下させるという問題がある。従来これらの
異物の防止に対しては、多結晶シリコン薄膜をエツチン
グ後、ただちに水洗を行ったりしているが効果的ではな
かった。
発明者は、弗素ラジカルによりアルミニムラ配線表面に
形成された表面変質層26に空気中の水分が付着するこ
とによりこの異物25が形成されることを見出し、本発
明に至ったものである。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板上に金属
膜とシリコン′FItMとをj[次形成する工程と、前
記シリコン薄膜と金属膜とを選択的にエツチングし配線
パターンを形成したのち金属膜上のシリコン薄膜を不活
性ガスを用いたスパッタエツチング法により除去する工
程とを含んで構成される。
〔実施例〕
次に、本発明の実施例につき図面を参照して説明する。
第1図(a)〜(c)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
まず第1図(a)に示す様に、所望のPN接合、絶縁膜
、コンタクト開孔等の形成された半導体基板11上に、
スパッタ法によりアルミニウム膜12を厚さ1.0μm
に被着し、次いで連続して多結晶シリコンIJJ!13
を厚さ300人に被着する。さらに所望のフォトレジス
トパターン1−4を形成する。
次に第1図(b)に示す様に、フォトレジストパターン
14をマスクとして、多結晶シリコン薄膜13及びアル
ミニウム膜12をエツチングし、配線パターンを形成し
たのちフォトレジストパターン14を除去する。
次に第1図(C)に示す様に、不要となった多結晶シリ
コン薄膜]3をアルゴンガスを用いるスパッタ(RF)
エツチング法により除去する。この時の条件は圧力8m
Torr、エッチングパい。
なおここで注意すべき点は、スパッタ(RF)エツチン
グは一般にエツチングレートが低く、またシリコン薄膜
と下地基板との選択比がほぼ1のため基板が必要以上に
エツチングされがちなので、シリコン薄膜の厚さを露光
時の表面反射率を低く押えるのに十分なくらいまで薄く
する必要のあることである。このためには、シリコン薄
膜被着時に水分及び酸素の分圧を十分低くする必要があ
る。具体的には、スパッタ法で膜付けをするして水分及
び酸素を除去したアルゴンガスを使用するのが望ましい
。これによりシリコン薄膜厚さは100人まで薄くでき
る。
なお、上記実施例では、スパッタ(RF)エツチングは
アルゴンガスを用いて行ったが、窒素ガス等の不活性ガ
スを用いても良い。
5− またスパッタ(RF)エツチングのがわりに、同様の不
活性ガスを用いたイオンミーリング法でも可能である。
更に上記実施例においては、アルミニウム股上に多結晶
シリコン薄膜を形成した場合について説明したが、Si
’PCuを含むアルミニウム合金膜や単結晶シリコン薄
膜を用いてもよい。
〔発明の効果〕
以上説明したように本発明は、アルミニウムを主とする
金属膜とシリコン薄膜からなる配線パターンを形成した
のち、金属股上のシリコンNrIAをスパッタエツチン
グにより除去するため、金属膜表面に変質層が生ずるこ
となく、その後長時間放置していても配線上に異物を形
成することがないため、信頼度の高い配線を有する半導
体装置が得られるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための半導体チッ
プの断面図、第2図は従来の半導体装置の製造方法を説
明するための半導体チップの断面図である。 1.1,2]・・・半導体基板、12.22・・・アル
ミニウム膜、1.2A、22A・・・アルミニウム配線
、13.23・・・多結晶シリコンNM、14.24・
・・フォトレジストパターン、25・・・異物、26・
・・表面変質層。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に金属膜とシリコン薄膜とを順次形成す
    る工程と、前記シリコン薄膜と金属膜とを選択的にエッ
    チングし配線パターンを形成したのち金属膜上のシリコ
    ン薄膜を不活性ガスを用いたスパッタエッチング法によ
    り除去する工程とを含むことを特徴とする半導体装置の
    製造方法。
JP28622389A 1989-11-02 1989-11-02 半導体装置の製造方法 Pending JPH03148119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28622389A JPH03148119A (ja) 1989-11-02 1989-11-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28622389A JPH03148119A (ja) 1989-11-02 1989-11-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03148119A true JPH03148119A (ja) 1991-06-24

Family

ID=17701563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28622389A Pending JPH03148119A (ja) 1989-11-02 1989-11-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03148119A (ja)

Similar Documents

Publication Publication Date Title
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5464500A (en) Method for taper etching metal
JPH03156927A (ja) アルミ・メタライゼーションのパターン形成方法
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US4915779A (en) Residue-free plasma etch of high temperature AlCu
JPS6115582B2 (ja)
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JPH02189981A (ja) 半導体装置及びその製造法
JPH03148119A (ja) 半導体装置の製造方法
JPH09270464A (ja) 微細空中配線の作製方法
JPH07326621A (ja) 半導体素子の微細パターン形成方法
JP3348564B2 (ja) 誘電体キャパシタの製造方法
JP2691175B2 (ja) パターン化酸化物超伝導膜形成法
JP2991388B2 (ja) 半導体装置の製造方法
JPH0265256A (ja) 半導体装置の製造方法
JPS6254427A (ja) 半導体装置の製造方法
JPH0738389B2 (ja) 半導体装置の製造方法
JP3291387B2 (ja) 半導体装置の製造方法
JPS6347947A (ja) 半導体装置の製造方法
JPH01286330A (ja) 半導体装置の製造方法
JPH09181081A (ja) 半導体装置の製造方法
JPH0258212A (ja) 半導体装置の製造方法
JPS61208879A (ja) ジヨセフソン集積回路の製造方法
JP3079608B2 (ja) 半導体装置の製造方法
JPH05283378A (ja) 半導体装置の製造方法