JPH03147844A - 静電チャックの製造方法 - Google Patents
静電チャックの製造方法Info
- Publication number
- JPH03147844A JPH03147844A JP28816789A JP28816789A JPH03147844A JP H03147844 A JPH03147844 A JP H03147844A JP 28816789 A JP28816789 A JP 28816789A JP 28816789 A JP28816789 A JP 28816789A JP H03147844 A JPH03147844 A JP H03147844A
- Authority
- JP
- Japan
- Prior art keywords
- paste
- printed
- ceramic green
- titania
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000000919 ceramic Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000007639 printing Methods 0.000 claims abstract description 11
- 238000007650 screen-printing Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000010304 firing Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 239000007787 solid Substances 0.000 abstract 1
- 238000003475 lamination Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241001576023 Chikunia Species 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野） 。
本発明は半導体ウェハー等の試料を静電力によって吸着
固定する静電チャックの製造方法に関する。
固定する静電チャックの製造方法に関する。
（従来の技術）
半導体ウェハーにパターンニングなどの微細加工を施す
際に用いる静電チャックは、特公昭６０−５９１０４号
に示されるように、電極板（内部電極）の表面に絶縁層
を形成した構造となっている。斯かる従来の静電チャッ
クの地縁層の体積抵抗率（体積固有抵抗）は１０１４Ω
・ｃｍ程度と大きく、絶縁膜内での電荷の移動が殆んど
ないので十分な吸着力を発揮できない。そこで、最近で
は絶縁層の体積抵抗率を１０ｔｔΩ・ＣＩ程度とするこ
とで絶縁層内での電荷の移動を可能とし、電圧の印加に
よって絶縁層表面に体積電荷を生ぜしめ、この体積電荷
によって被吸着物との間に大きな静電力を発生せしめる
ことが考えられており、前記絶縁層の体積抵抗率を上記
の値とするには、アルミナ（Ａ Ｉ ２０ ａ）を主成
分としたセラミック原料にチタニア（ＴｉＯ２）を適量
混合して焼成する方法が採られている。
際に用いる静電チャックは、特公昭６０−５９１０４号
に示されるように、電極板（内部電極）の表面に絶縁層
を形成した構造となっている。斯かる従来の静電チャッ
クの地縁層の体積抵抗率（体積固有抵抗）は１０１４Ω
・ｃｍ程度と大きく、絶縁膜内での電荷の移動が殆んど
ないので十分な吸着力を発揮できない。そこで、最近で
は絶縁層の体積抵抗率を１０ｔｔΩ・ＣＩ程度とするこ
とで絶縁層内での電荷の移動を可能とし、電圧の印加に
よって絶縁層表面に体積電荷を生ぜしめ、この体積電荷
によって被吸着物との間に大きな静電力を発生せしめる
ことが考えられており、前記絶縁層の体積抵抗率を上記
の値とするには、アルミナ（Ａ Ｉ ２０ ａ）を主成
分としたセラミック原料にチタニア（ＴｉＯ２）を適量
混合して焼成する方法が採られている。
しかしながら、チタニアの添加ＩＩ′Ｌが多くなると焼
結が早く始り有機バインダーの残存炭素成分のガスが抜
けきる前に焼結が完了するため製品に膨れ等が生じるこ
とがある。
結が早く始り有機バインダーの残存炭素成分のガスが抜
けきる前に焼結が完了するため製品に膨れ等が生じるこ
とがある。
そこで、本出願人は先にチタニアをペースト状にしてｕ
！、線層となるセラミックシートにスクリーン印刷法で
印刷し、絶縁層の体ｂ４１１に抗率な幅広く制御するよ
うにした方法を特願平１−２７１０１号として提案した
。
！、線層となるセラミックシートにスクリーン印刷法で
印刷し、絶縁層の体ｂ４１１に抗率な幅広く制御するよ
うにした方法を特願平１−２７１０１号として提案した
。
（発明が解決しようとする課題）
上述したように、チタニアペーストを印刷することで絶
縁層の体積抵抗率を正確ｔニコントロールするには、印
刷によって塗布されるチタニアペーストの量を制御しな
ければならないが、スクリーン印刷法によるチタニアペ
ーストの塗布厚み制御には限界があり、更に細かい制御
が望まれる。
縁層の体積抵抗率を正確ｔニコントロールするには、印
刷によって塗布されるチタニアペーストの量を制御しな
ければならないが、スクリーン印刷法によるチタニアペ
ーストの塗布厚み制御には限界があり、更に細かい制御
が望まれる。
（課題を解決するための手段）
上記課題を解決すべく本発明は、未焼成セラミック成形
体を重ねて積層体とし、この積層体を焼成するようにし
た静電チャックの製造方法において、前記絶縁層となる
未３Ｉｅ或セラミック成形体の表面にスクリーン印刷法
によってチクニアペーストを分散して印刷した後に焼成
するようにした（作用） スクリーン印刷法による印刷パターンを格子状等の分散
したパターンにて印刷することにより、１回のスクリー
ン印刷によって塗７１１するチタニアペーストの量を自
由にコントロールすることができる。
体を重ねて積層体とし、この積層体を焼成するようにし
た静電チャックの製造方法において、前記絶縁層となる
未３Ｉｅ或セラミック成形体の表面にスクリーン印刷法
によってチクニアペーストを分散して印刷した後に焼成
するようにした（作用） スクリーン印刷法による印刷パターンを格子状等の分散
したパターンにて印刷することにより、１回のスクリー
ン印刷によって塗７１１するチタニアペーストの量を自
由にコントロールすることができる。
（実施例）
以下に本発明の実施例を添付図ｉ７＋ｉに基いて説明す
る。
る。
第１図は未焼成セラくツクシー１・（セラ虐ツクグリー
ンシート）の積層前の状態な示す斜視図、第２図は積層
体の断面図、第３図（Ａ）、 （Ｂ）、 （Ｃ）は印刷
パターンの別実施例を示す平面図である。
ンシート）の積層前の状態な示す斜視図、第２図は積層
体の断面図、第３図（Ａ）、 （Ｂ）、 （Ｃ）は印刷
パターンの別実施例を示す平面図である。
先ず本発明にあっては、Ｈ！縁線層なる未焼成セラミッ
ク成形体及び基材となる未ツノ′ミ或セラミック成形体
としてセラくツクグリーンジートド・・を用意する。こ
こで、セラくツクグリ−ンシート１はいずれもアルよす
を主成分としたスラリーをドクターブレード法によりテ
ープ成形して得たものであり、特に絶縁層を構成するこ
ととなるセラくツクグリーンシートのうち最上層のシー
ト１８表面には、スクリーン印刷法によってチタニアペ
ースト２を、また基材を構成することとなるセラミック
グリーンシートのうち最上層のシート１８表面には同じ
くスクリーン印刷法によって内部電極となる材料例えば
Ｗペースト３を印刷している。
ク成形体及び基材となる未ツノ′ミ或セラミック成形体
としてセラくツクグリーンジートド・・を用意する。こ
こで、セラくツクグリ−ンシート１はいずれもアルよす
を主成分としたスラリーをドクターブレード法によりテ
ープ成形して得たものであり、特に絶縁層を構成するこ
ととなるセラくツクグリーンシートのうち最上層のシー
ト１８表面には、スクリーン印刷法によってチタニアペ
ースト２を、また基材を構成することとなるセラミック
グリーンシートのうち最上層のシート１８表面には同じ
くスクリーン印刷法によって内部電極となる材料例えば
Ｗペースト３を印刷している。
ここで、チタニアペースト２の印刷パターンは格子状と
しシート１８表面に分散して印刷されている。この様に
することで、１回のスクリーン印刷によってシーｈｌａ
表面に塗布されるチタニアペーストの量を全面塗りに較
べて少なくすることができるのでチタニアペーストの塗
布量を細かくコントロールすることができる。具体的に
は、印刷パターンの印刷部分と非印刷部分との比率を変
えたり、複数回印刷することで自由に塗布量をコントロ
ールすることができる。
しシート１８表面に分散して印刷されている。この様に
することで、１回のスクリーン印刷によってシーｈｌａ
表面に塗布されるチタニアペーストの量を全面塗りに較
べて少なくすることができるのでチタニアペーストの塗
布量を細かくコントロールすることができる。具体的に
は、印刷パターンの印刷部分と非印刷部分との比率を変
えたり、複数回印刷することで自由に塗布量をコントロ
ールすることができる。
そして、静電チャックを製造するには前記の各セラミッ
クグリーンシートト・・を重ねて第２図に示すように積
層体４を形成する。ここで、内部電極と電源とを繋ぐ端
子部５はスルーホール技術等によって形成する。次いで
、積ＩＸｑ体４を焼成炉に投入し、Ｎ２／Ｈ２雰囲気中
、１５８０℃程度で還元焼成する。
クグリーンシートト・・を重ねて第２図に示すように積
層体４を形成する。ここで、内部電極と電源とを繋ぐ端
子部５はスルーホール技術等によって形成する。次いで
、積ＩＸｑ体４を焼成炉に投入し、Ｎ２／Ｈ２雰囲気中
、１５８０℃程度で還元焼成する。
尚、チタニアペーストの印刷パターンとしては、第１図
に示したような格子状のものに限らず、第３図（Ａ）に
示すような同心円状の６の、第３図（Ｂ）に示すような
千鳥模様、更には第３図（Ｃ）に示すようなランダムな
模様としてもよい。要は均一に分散したパターンであれ
ばよい。
に示したような格子状のものに限らず、第３図（Ａ）に
示すような同心円状の６の、第３図（Ｂ）に示すような
千鳥模様、更には第３図（Ｃ）に示すようなランダムな
模様としてもよい。要は均一に分散したパターンであれ
ばよい。
なお、本実施例では説明を容易とするために最上面の未
焼成セラミック成形体表面にのみチタニアペーストを印
刷しているが、絶ｈ′層となる複数の未焼成セラミック
成形体の各表面にチタニアペーストを印刷してもよい。
焼成セラミック成形体表面にのみチタニアペーストを印
刷しているが、絶ｈ′層となる複数の未焼成セラミック
成形体の各表面にチタニアペーストを印刷してもよい。
（効果）
以上に説明したように本発明によれば、静電チャックの
絶縁層の体積抵抗率を所定範囲に収めるべく、絶ｎＭと
なるｌあるいは７Ｍ ＩＪ、の未焼成セラミック成形体
表面にチタニアペーストを印刷して焼成するにあたり、
当該印刷パターンを格子状などの均一に分散したパター
ンとしたので、体積抵抗率を細かく且つ正確に制御でき
る。
絶縁層の体積抵抗率を所定範囲に収めるべく、絶ｎＭと
なるｌあるいは７Ｍ ＩＪ、の未焼成セラミック成形体
表面にチタニアペーストを印刷して焼成するにあたり、
当該印刷パターンを格子状などの均一に分散したパター
ンとしたので、体積抵抗率を細かく且つ正確に制御でき
る。
第１図は未焼成セラミックシート（セラミックグリーン
シート）の積層前の状態を示す斜視図、第２図は積層体
の断面図、第３図（Ａ）、 （Ｂ）、 （Ｃ）は印刷パ
ターンの別実施例を示す平面図である。 尚、図面中ｌは未焼成セラミック成形体としてのセラミ
ックグリーンシート、２はチタニアペースト、３は内部
電極となる金属ペーストである。 特 許 出 願 人 東陶機ｉ−株式会社代 理
人 弁理士 下 １） 容−即問
弁理士 大 橋 邦 度 量 弁理士 小 山 有
シート）の積層前の状態を示す斜視図、第２図は積層体
の断面図、第３図（Ａ）、 （Ｂ）、 （Ｃ）は印刷パ
ターンの別実施例を示す平面図である。 尚、図面中ｌは未焼成セラミック成形体としてのセラミ
ックグリーンシート、２はチタニアペースト、３は内部
電極となる金属ペーストである。 特 許 出 願 人 東陶機ｉ−株式会社代 理
人 弁理士 下 １） 容−即問
弁理士 大 橋 邦 度 量 弁理士 小 山 有
Claims (2)
- （１）内部電極となる導電性ペーストを塗布或いは内部
電極となる金属膜を載せた未焼成セラミック成形体上に
絶縁層となる１あるいは複数の未焼成セラミック成形体
を重ねて積層体とし、この積層体を焼成するようにした
静電チャックの製造方法において、前記絶縁層となる少
なくとも１の未焼成セラミック成形体の表面にスクリー
ン印刷法によってチタニア（ＴｉＯ＿２）ペーストを分
散して印刷した後に焼成するようにしたことを特徴とす
る静電チャックの製造方法。 - （２）前記スクリーン印刷法による印刷は複数回行なう
ようにしたことを特徴とする請求項１に記載の静電チャ
ックの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28816789A JPH03147844A (ja) | 1989-11-06 | 1989-11-06 | 静電チャックの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28816789A JPH03147844A (ja) | 1989-11-06 | 1989-11-06 | 静電チャックの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03147844A true JPH03147844A (ja) | 1991-06-24 |
Family
ID=17726677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28816789A Pending JPH03147844A (ja) | 1989-11-06 | 1989-11-06 | 静電チャックの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03147844A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5671116A (en) * | 1995-03-10 | 1997-09-23 | Lam Research Corporation | Multilayered electrostatic chuck and method of manufacture thereof |
| US5812361A (en) * | 1996-03-29 | 1998-09-22 | Lam Research Corporation | Dynamic feedback electrostatic wafer chuck |
| US5835333A (en) * | 1995-10-30 | 1998-11-10 | Lam Research Corporation | Negative offset bipolar electrostatic chucks |
-
1989
- 1989-11-06 JP JP28816789A patent/JPH03147844A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5671116A (en) * | 1995-03-10 | 1997-09-23 | Lam Research Corporation | Multilayered electrostatic chuck and method of manufacture thereof |
| US5880922A (en) * | 1995-03-10 | 1999-03-09 | Lam Research Corporation | Multilayered electrostatic chuck and method of manufacture thereof |
| US5835333A (en) * | 1995-10-30 | 1998-11-10 | Lam Research Corporation | Negative offset bipolar electrostatic chucks |
| US5812361A (en) * | 1996-03-29 | 1998-09-22 | Lam Research Corporation | Dynamic feedback electrostatic wafer chuck |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0452118A1 (en) | Conductive ink composition and method of forming a conductive thick film pattern | |
| JPH03147844A (ja) | 静電チャックの製造方法 | |
| JP2838810B2 (ja) | 静電チャック | |
| JPH03147843A (ja) | 静電チャックの製造方法 | |
| JPH05190375A (ja) | 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト | |
| JPH02206147A (ja) | 静電チャックの製造方法 | |
| JPH01192771A (ja) | セラミック基板の焼成用支持板 | |
| JPH056836A (ja) | 積層コンデンサーの製造法およびこれに用いる誘電体ペースト | |
| JPH0645185A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JPH0534122Y2 (ja) | ||
| JPS63299137A (ja) | 試料保持装置 | |
| JPH04336928A (ja) | 圧電ステージ | |
| JPS6464209A (en) | Laminated ceramic-capacitor | |
| JPH0475311A (ja) | 積層セラミックコンデンサ | |
| JPH08222470A (ja) | 粒界絶縁型積層セラミック部品の製造方法 | |
| JPH0242797A (ja) | 多層セラミック配線板の製造方法 | |
| JPH02122511A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JPH01186601A (ja) | Ｖ↓２ｏ↓３系セラミクス抵抗体素子 | |
| JPH06188146A (ja) | 表面非突出導体部具備薄膜体及びその製造方法 | |
| JP4252773B2 (ja) | 積層型電子部品の製造方法 | |
| JPS6464210A (en) | Laminated ceramic-capacitor | |
| JPH04306899A (ja) | 厚膜多層配線基板の製造方法 | |
| JPH0237796A (ja) | 低誘電率セラミックス基板およびその製造方法 | |
| JPH07202428A (ja) | 多層回路基板の製造方法 | |
| JPH02219205A (ja) | チップコイルの製造方法 |