JPH03142895A - フィルムキャリア技術を利用した混成集積回路実装方法 - Google Patents
フィルムキャリア技術を利用した混成集積回路実装方法Info
- Publication number
- JPH03142895A JPH03142895A JP28083589A JP28083589A JPH03142895A JP H03142895 A JPH03142895 A JP H03142895A JP 28083589 A JP28083589 A JP 28083589A JP 28083589 A JP28083589 A JP 28083589A JP H03142895 A JPH03142895 A JP H03142895A
- Authority
- JP
- Japan
- Prior art keywords
- board
- hybrid integrated
- integrated circuit
- bonded
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005516 engineering process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000010397 one-hybrid screening Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009751 slip forming Methods 0.000 abstract description 3
- 238000009966 trimming Methods 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract 1
- 239000010949 copper Substances 0.000 abstract 1
- 238000007689 inspection Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【ａ業上の利用分野］
本発明は、フィルムキャリア技術を利用したプリント配
線版に関し、更に詳しくは、混成集積回路板をフィルム
キャリア技術を利用してプリント回路用基板上に接続し
てなるプリント配線版に関する。
線版に関し、更に詳しくは、混成集積回路板をフィルム
キャリア技術を利用してプリント回路用基板上に接続し
てなるプリント配線版に関する。
［従来の技術］
混成集積回路は、絶縁基板上に半導体部品や受動部品を
取り付けて電子回路を形成し、これをパッケージングし
て全体を一つの部品のように扱うものであるが、このよ
うな混成集積回路の実装技術の一つに、Ｔ Ａ Ｂ （
Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術
を用いて基板と接続する方法がある。
取り付けて電子回路を形成し、これをパッケージングし
て全体を一つの部品のように扱うものであるが、このよ
うな混成集積回路の実装技術の一つに、Ｔ Ａ Ｂ （
Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術
を用いて基板と接続する方法がある。
このＴＡＢ技術は、テープ状のフィルムベース上に連続
して形成された銅箔のリードと半導体チップとのボンデ
ィング及び外部回路とのボンディングを行うものであり
、半導体チップに関して多くのリードを微細間隔でボン
ディングすることができ（例えば第５図参照）、シたが
ってディスクリート部品（スルーホール実装）やＳＭＤ
（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）よりも
−段と高密度実装が可能であり、これらは、半導体ペア
チップを直接プリント回路基板にボンディングできるこ
とからＣＯＢ （Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）技術と
も呼ばれる。
して形成された銅箔のリードと半導体チップとのボンデ
ィング及び外部回路とのボンディングを行うものであり
、半導体チップに関して多くのリードを微細間隔でボン
ディングすることができ（例えば第５図参照）、シたが
ってディスクリート部品（スルーホール実装）やＳＭＤ
（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）よりも
−段と高密度実装が可能であり、これらは、半導体ペア
チップを直接プリント回路基板にボンディングできるこ
とからＣＯＢ （Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）技術と
も呼ばれる。
従来ＴＯＢ技術を利用して混成集積回路を作る場合、次
のような方法が行われている。
のような方法が行われている。
（１）半導体チップの１品種（対して１つのテープマス
クの金型を作り混成集積回路の基板（通常回路パターン
がバターニングされたアルミナ基板）に１チツプづつボ
ンディングする。
クの金型を作り混成集積回路の基板（通常回路パターン
がバターニングされたアルミナ基板）に１チツプづつボ
ンディングする。
（２〉マルチチップすべてをうまく１つのテープマスク
金型に納るようにパターンを工夫してテープマスクを設
計し、混成集積回路の基板に１度（ボンディングする。
金型に納るようにパターンを工夫してテープマスクを設
計し、混成集積回路の基板に１度（ボンディングする。
最近、混成集積回路は、マルチチップ化が進み、多品種
少量であるため、ＴＡＢ技術を利用してマザーボード等
ヘボンディングする際、ユーザーはそれぞれの混成集積
回路の機種毎、即ちパターンを変更する毎に金型を作り
、テープを作製することが行われている。
少量であるため、ＴＡＢ技術を利用してマザーボード等
ヘボンディングする際、ユーザーはそれぞれの混成集積
回路の機種毎、即ちパターンを変更する毎に金型を作り
、テープを作製することが行われている。
［発明が解決しようとする問題点］
しかしながら、前述のようにＴＯＢ技術を利用して混成
集積口・路を作る場合において、前記（１）の方法は、
元来混成集積回路自身マルチベアチップ実装を行い、多
品種少量生産というカスタムＩＣの性格が強いため、混
成集積回路に納める複数のペアチップの品種が多岐にわ
たるような場合には、その品種数の金型が必要となり、
金型コストがかかるという欠点があり、したがってこの
方法が使用される場合は、メモリの応用で１品種を複数
個１つの混成集積回路に納める場合等の、所謂狭い分野
で利用され、例えばＩＣカードのような直接プリント回
路基板（通常の樹脂基板）にボンディングするＣＯＢが
用いられる。
集積口・路を作る場合において、前記（１）の方法は、
元来混成集積回路自身マルチベアチップ実装を行い、多
品種少量生産というカスタムＩＣの性格が強いため、混
成集積回路に納める複数のペアチップの品種が多岐にわ
たるような場合には、その品種数の金型が必要となり、
金型コストがかかるという欠点があり、したがってこの
方法が使用される場合は、メモリの応用で１品種を複数
個１つの混成集積回路に納める場合等の、所謂狭い分野
で利用され、例えばＩＣカードのような直接プリント回
路基板（通常の樹脂基板）にボンディングするＣＯＢが
用いられる。
また（２）の場合には、設計が難しく複雑な回路になる
とテープマスク１層だけでは、パターン設計は不可能に
近い、更にこれらの方法では数十個ないし数万個以上の
数量を作らないと採算が取れないため多品種少量（千個
以下）生産には適合せず、したがって混成集積回路には
応用し難かった。
とテープマスク１層だけでは、パターン設計は不可能に
近い、更にこれらの方法では数十個ないし数万個以上の
数量を作らないと採算が取れないため多品種少量（千個
以下）生産には適合せず、したがって混成集積回路には
応用し難かった。
またＴＡＢ技術を利用してマザーボード等へ直接ボンデ
ィングするＣＯＢの場合、ユーザーはそれぞれのペアチ
ップの品種毎に金型を作り、テープを作製しなければな
らず、更にメーカーが混成集積回路にＴＡＢ技術を利用
する場合にも同様にしなければならないので、 １）機種毎に金型を作る必要があり、コスト高となる。
ィングするＣＯＢの場合、ユーザーはそれぞれのペアチ
ップの品種毎に金型を作り、テープを作製しなければな
らず、更にメーカーが混成集積回路にＴＡＢ技術を利用
する場合にも同様にしなければならないので、 １）機種毎に金型を作る必要があり、コスト高となる。
２）機種毎の装置設定変更および金型作製期間が長く効
率が悪い。
率が悪い。
３）シングルチップしか１度にボンディングすることが
できない。
できない。
等の欠点がある。
そこで本発明者は、前記の問題点につき種々研究を重ね
た結果、混成集積回路用基板及びキャリアテープを標準
化しておけば、該基板に実装される半導体チップの数は
、メーカーはその使用目的に応じた所望の数を用いれば
よいので、ユーザーとしては使用目的に関係なく標準化
された混成集積回路用基板を選択してＴＡＢ技術により
ボンディングすればよいということを見出し、本発明は
この知見に基づいてなされたものである。
た結果、混成集積回路用基板及びキャリアテープを標準
化しておけば、該基板に実装される半導体チップの数は
、メーカーはその使用目的に応じた所望の数を用いれば
よいので、ユーザーとしては使用目的に関係なく標準化
された混成集積回路用基板を選択してＴＡＢ技術により
ボンディングすればよいということを見出し、本発明は
この知見に基づいてなされたものである。
したがって、本発明の目的は、低価格であり、短納期で
あ・す、かつマルチチップ、高密度実装が実現したプリ
ント配線版及びその実装方法を提供することにある。
あ・す、かつマルチチップ、高密度実装が実現したプリ
ント配線版及びその実装方法を提供することにある。
［問題点を解決するための手段］
本発明の前記目的は、
１）標準化された基板上に、少なくとも１個の混成集積
回路を有する混成集積回路板をフィルムキャリア技術を
利用してボンディングしたことを特徴とするプリント配
線版。
回路を有する混成集積回路板をフィルムキャリア技術を
利用してボンディングしたことを特徴とするプリント配
線版。
２）ＩＭ準化されたテープに導体のリードを形成してキ
ャリアテープを形成し、一方混成集積回路を搭載した標
準化された実装基板を作製し、ついでプリント基板上に
該実装基板を配置すると共にこの上に前記標準化された
キャリアテープを配置して実装基板をボンディングする
ことを特徴とするフィルムキャリア技術を利用してプリ
ント配線版に部品をボンディングする方法によって遠戚
された。
ャリアテープを形成し、一方混成集積回路を搭載した標
準化された実装基板を作製し、ついでプリント基板上に
該実装基板を配置すると共にこの上に前記標準化された
キャリアテープを配置して実装基板をボンディングする
ことを特徴とするフィルムキャリア技術を利用してプリ
ント配線版に部品をボンディングする方法によって遠戚
された。
本発明に用いられる基板は、プリント基板またはフレキ
シブル基板等が用いられ、また薄膜基板又は厚膜基板の
いづれでもよい。
シブル基板等が用いられ、また薄膜基板又は厚膜基板の
いづれでもよい。
また本発明に用いられる混成集積回路用基板は、セラ電
ツク基板、樹脂基板でもよいし、更には薄膜多層基板、
厚膜多層基板、シリコン基板、レイヤーパッケニジ等が
挙げられる。
ツク基板、樹脂基板でもよいし、更には薄膜多層基板、
厚膜多層基板、シリコン基板、レイヤーパッケニジ等が
挙げられる。
本発明では、従来ＴＡＢ技術において用いられるシング
ルチップの代りに混成集積回路のマルチチップの内部実
装まで終った基板（以下、実装基板という。）を用いる
ことを基本としているものであり、この実装基板の寸法
を標準化すると共にキャリアテープ及びポンディングパ
ッド等の寸法をも標準化することにある。
ルチップの代りに混成集積回路のマルチチップの内部実
装まで終った基板（以下、実装基板という。）を用いる
ことを基本としているものであり、この実装基板の寸法
を標準化すると共にキャリアテープ及びポンディングパ
ッド等の寸法をも標準化することにある。
［実施例］
次に本発明を実施例で図面を参考にして更に具体的に説
明するが、これはその−例であって本発明はこれらに限
定されるものではない。
明するが、これはその−例であって本発明はこれらに限
定されるものではない。
第１図は、本発明に用いられるＴＡＢ技術による混成集
積回路のボンディング工程を示しており、まづメーカー
側が回路設計から組立工程を経て標準化された基板（１
インチ×１インチ）に部品を搭載した実装基板を作製す
る。
積回路のボンディング工程を示しており、まづメーカー
側が回路設計から組立工程を経て標準化された基板（１
インチ×１インチ）に部品を搭載した実装基板を作製す
る。
この実装基板について電気的検査及びファンクショント
リミングを行った後、ＴＡＢインナーリードボンディン
グを行い、ついで同様に電気的検査及びファンクション
トリミングを行った後、パッケージ化する。ここで更に
電気的検査を行う、このようにして作製された実装基板
をユーザー側では、プリント基板にＴＡＢアフターリー
ドボンディングまたはＳＭＴ（表面実装技術）を行う、
即ち、これらのボンディング方法は、ＴＡＢ技術といい
、テープ状のフィルムベース上に連続して形成された銅
箔のリードを形威し、このリードの一方と混成集積回路
板とをボンディングすると共にこのリードの他方と外部
回路とをボンディングする方法であり、これにより従来
よりも全体の実装密度を高くすることができる。
リミングを行った後、ＴＡＢインナーリードボンディン
グを行い、ついで同様に電気的検査及びファンクション
トリミングを行った後、パッケージ化する。ここで更に
電気的検査を行う、このようにして作製された実装基板
をユーザー側では、プリント基板にＴＡＢアフターリー
ドボンディングまたはＳＭＴ（表面実装技術）を行う、
即ち、これらのボンディング方法は、ＴＡＢ技術といい
、テープ状のフィルムベース上に連続して形成された銅
箔のリードを形威し、このリードの一方と混成集積回路
板とをボンディングすると共にこのリードの他方と外部
回路とをボンディングする方法であり、これにより従来
よりも全体の実装密度を高くすることができる。
ポンディングパッドの寸法は１００μｘｔｏ。
μである。
このように表面実装されたプリント基板を第２図に示す
、第２図において、ｌはプリント基板であり、この表面
にＬＳＩ、ＭＳＩ、ＶＬＳＩ等の集積回路２１．２２．
２３が搭載され、この実装基板の周辺からは多数のリー
ド３がワイヤーボンディングされ、リード間隔は、２０
０μ以下、好ましくは１００μ以下とすることができる
。これにより高密度実装が可能となる。更にこの実装基
板は、第３図に示される如く、トランスファーモールド
される。
、第２図において、ｌはプリント基板であり、この表面
にＬＳＩ、ＭＳＩ、ＶＬＳＩ等の集積回路２１．２２．
２３が搭載され、この実装基板の周辺からは多数のリー
ド３がワイヤーボンディングされ、リード間隔は、２０
０μ以下、好ましくは１００μ以下とすることができる
。これにより高密度実装が可能となる。更にこの実装基
板は、第３図に示される如く、トランスファーモールド
される。
第４図は、標準化基板４に合せて用いられる標準化され
たテープ５であり、これに実装基板が配置されている。
たテープ５であり、これに実装基板が配置されている。
このリード３は、実装基板にボンディングされると共に
プリント基板であるマザーボードにもボンディングされ
る。ボンディングはハンダ、熱圧着または電気溶接等の
任意の手段が用いられる。
プリント基板であるマザーボードにもボンディングされ
る。ボンディングはハンダ、熱圧着または電気溶接等の
任意の手段が用いられる。
〔発明の作用及び効果］
本発明は、ＴＡＢ技術を利用して混成集積回路のボンデ
ィングを行うことにより低価格であり、納期を短くする
ことができ、かつマルチチップ、高密度実装が実現した
プリント配線版を得ることができる。
ィングを行うことにより低価格であり、納期を短くする
ことができ、かつマルチチップ、高密度実装が実現した
プリント配線版を得ることができる。
またそのボンディング方法を行うことにより容易に高密
度実装プリント板を得ることができる。
度実装プリント板を得ることができる。
第１図は、ＴＡＢ技術を利用した混成集積回路の作製工
程を示すフローシートである。 また第２図は、本発明の混ＦＩＬ＃、積回路を実装した
プリント基板を示す斜視図である。 第３図は、本発明のトランスファーモールドした混成集
積回路を示す斜視図である。 第４図は、本発明の方法に用いられるキャリアテープと
混成集積回路を示す正面図である。 第５図は、従来のＩＣチップをアウターリ゛−ドボンデ
ィングしたマザーボードを示す斜視図である。 符合の説明 １ ・ ・ ２ ・ ・ ２１． ３ ・ ４ ・ ５ ・ ・ ・プリント基板 ・ＩＣチップ部品 ２２．２３・・・各種の混成集積回路 ・リード ・実装基板 ・キャリアテープ
程を示すフローシートである。 また第２図は、本発明の混ＦＩＬ＃、積回路を実装した
プリント基板を示す斜視図である。 第３図は、本発明のトランスファーモールドした混成集
積回路を示す斜視図である。 第４図は、本発明の方法に用いられるキャリアテープと
混成集積回路を示す正面図である。 第５図は、従来のＩＣチップをアウターリ゛−ドボンデ
ィングしたマザーボードを示す斜視図である。 符合の説明 １ ・ ・ ２ ・ ・ ２１． ３ ・ ４ ・ ５ ・ ・ ・プリント基板 ・ＩＣチップ部品 ２２．２３・・・各種の混成集積回路 ・リード ・実装基板 ・キャリアテープ
Claims (1)
- 【特許請求の範囲】 １）標準化された基板上に、少なくとも１個の混成集積
回路を有する混成集積回路板をフィルムキャリア技術を
利用してボンディングしたことを特徴とするプリント配
線版。 ２）標準化されたテープに導体のリードを形成してキャ
リアテープを形成し、一方混成集積回路を搭載した標準
化された実装基板を作製し、ついでプリント基板上に該
実装基板を配置すると共にこの上に前記標準化されたキ
ャリアテープを配置して実装基板をボンディングするこ
とを特徴とするフィルムキャリア技術を利用してプリン
ト配線版に部品をボンディングする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28083589A JPH0716093B2 (ja) | 1989-10-28 | 1989-10-28 | フィルムキャリア技術を利用した混成集積回路実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28083589A JPH0716093B2 (ja) | 1989-10-28 | 1989-10-28 | フィルムキャリア技術を利用した混成集積回路実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03142895A true JPH03142895A (ja) | 1991-06-18 |
| JPH0716093B2 JPH0716093B2 (ja) | 1995-02-22 |
Family
ID=17630651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28083589A Expired - Lifetime JPH0716093B2 (ja) | 1989-10-28 | 1989-10-28 | フィルムキャリア技術を利用した混成集積回路実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716093B2 (ja) |
-
1989
- 1989-10-28 JP JP28083589A patent/JPH0716093B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0716093B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462273B1 (en) | Semiconductor card and method of fabrication | |
| EP0594427B1 (en) | A printed circuit board mounted with electric elements thereon | |
| US5409863A (en) | Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die | |
| US20070273049A1 (en) | Interconnect structure and formation for package stacking of molded plastic area array package | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| KR0185570B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
| US5138115A (en) | Carrierles surface mounted integrated circuit die | |
| US5079835A (en) | Method of forming a carrierless surface mounted integrated circuit die | |
| US6750534B2 (en) | Heat spreader hole pin 1 identifier | |
| JPH0394431A (ja) | 半導体装置およびその製造方法 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH0394430A (ja) | 半導体装置およびその製造方法 | |
| JPH03142895A (ja) | フィルムキャリア技術を利用した混成集積回路実装方法 | |
| KR20020021102A (ko) | 모듈 카드 및 그 제조 방법 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JPS617656A (ja) | マルチチップパッケ−ジ | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| KR19980043249A (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JPH06216492A (ja) | 電子装置 | |
| JPS63258048A (ja) | 半導体装置 | |
| JPH04164359A (ja) | 混成集積回路装置 | |
| KR100192395B1 (ko) | 다층 패키지 구조 및 제조방법 | |
| KR970002135B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH02116152A (ja) | 混成集積回路装置 | |
| JPH10178044A (ja) | 半導体装置およびその製造方法 |