JPH03142499A - 画像表示装置およびその検査方法 - Google Patents

画像表示装置およびその検査方法

Info

Publication number
JPH03142499A
JPH03142499A JP28210989A JP28210989A JPH03142499A JP H03142499 A JPH03142499 A JP H03142499A JP 28210989 A JP28210989 A JP 28210989A JP 28210989 A JP28210989 A JP 28210989A JP H03142499 A JPH03142499 A JP H03142499A
Authority
JP
Japan
Prior art keywords
signal
switch
image display
display device
scanning circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28210989A
Other languages
English (en)
Other versions
JP2728748B2 (ja
Inventor
Atsuya Yamamoto
敦也 山本
Fumiaki Emoto
文昭 江本
Koji Senda
耕司 千田
Eiji Fujii
英治 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP1282109A priority Critical patent/JP2728748B2/ja
Publication of JPH03142499A publication Critical patent/JPH03142499A/ja
Application granted granted Critical
Publication of JP2728748B2 publication Critical patent/JP2728748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、絶縁基板上に薄膜トランジスタを用いて形成
した液晶画像表示装置およびその検査方法に関するもの
である。
[従来の技術] 近年、液晶を用いた画像表示装置は、薄型、低消費電力
等、多くの特徴を有し、ポケットTV。
ラップトツブパソコン、ワープロ等の応用製品が次々と
生産され、非常に注目を集めてきている技術である。と
くに薄膜トランジスタ(T P T)を用いた液晶表示
素子は、カラー化でき、画質も良いことから最近さまざ
まな技術改良がなされている。そして、液晶を用いた画
像表示装置においては、高精細度化の要求とともに、単
位画素数は増加する傾向にある。
以下に従来の画像表示装置について説明する。
第3図に従来のTPTを用いたアクティブマトリクス方
式の液晶表示装置の構成図を示す。第3図において、垂
直走査回路11及び水平走査回路12による駆動回路が
あり、水平走査回路12の各出力部には、水平走査回路
12の出力により制御される転送用トランジスタスイッ
チ群13が形成されている。画素部14は二次元マトリ
クス状に配列され、アクティブマトリクス方式で駆動さ
れている。垂直走査回路11の出力である水平ゲート線
はポリシリコンで形成され、垂直信号線はALにより形
成されており、画素部へ点順次に書き込まれるようにな
っている。
[発明が解決しようとする課題] しかしながら、このような従来の構成では、液晶工程(
液晶組成物の注入封止工程、以下同じ)へ導入する前に
画素内のスイッチングトランジスタ又は蓄積容量に不良
がある場合、その箇所を見つけることは非常に困難であ
り、通常、液晶工程後に画像を表示させて判定しなくて
はならないという課題があった。液晶工程後に判定して
いては、液晶工程のコストが無駄になるばかりでなく、
歩留まりが低下し、省力化が困難であるという課題があ
る。
本発明は上記課題を解決するため、液晶工程導入前に画
素内のトランジスタ又は蓄積容量などの不良により点欠
陥となる箇所が判定でき、不良のTPT基板は液晶工程
前に判別できる画像表示装置及び検査方法を提供するも
のである。
本発明は上記欠点に鑑み、液晶工程導入前に画素内のト
ランジスタ又は蓄積容量などの不良により点欠陥となる
箇所が判定でき、不良のTPT基板は液晶工程前に判別
できる画像表示装置及び検査方法を提供するものである
[課題を解決するための手段] 前記目的を達成するため、本発明は下記の構成からなる
「(1)マトリクス状に配列された複数個の画素と、垂
直走査回路と、水平走査回路とを備え、前記画素はスイ
ッチングトランジスタと容量素子からなる薄膜トランジ
スタ型画像表示装置において、前記複数個の画素を列毎
に共通接続する垂直信号線の一端と、信号入力線との間
にアナログスイッチが接続され、前記アナログスイッチ
の制御端子に前記水平走査回路の各出力段が接続され、
前記信号入力線の一端にリセットスイッチとソースホロ
ア回路がそれぞれ接続されていることを特徴とする画像
表示装置。
■ 信号入力線の一端に信号スイッチが接続されている
請求項1記載の画像表示装置。
(3)マトリクス状に配列された複数個の画素と、垂直
走査回路と、水平走査回路とを備え、前記画素はスイッ
チングトランジスタと容量素子からなる薄膜トランジス
タ型画像表示装置であって、前記複数個の画素を列毎に
共通接続する垂直信号線の一端と、信号入力線との間に
アナログスイッチが接続され、前記アナログスイッチの
制御端子に前記水平走査回路の各出力段が接続され、前
記信号入力線の一端にリセットスイッチとソースホロア
回路がそれぞれ接続されてた画像表示装置の検査方法で
あって、前記リセットスイッチをOFFにし、前記信号
スイッチから前記アナログスイッチを通して所定の画素
に一定の信号を蓄積させた後、前記信号スイッチをOF
Fにし、前記蓄積された信号を前記アナログスイッチ、
前記信号入力線を通して前記ソースホロア回路に入力し
、前記ソースホロア回路から検出される出力によって前
記画素の良否を判定することを特徴とする画像表示装置
の検査方法。
(4)蓄積された信号をソースホロア回路に入力し、出
力を検出し、次の画素の信号を読み出す前に前記リセッ
トスイッチをONにして信号入力線の電荷を排除する請
求項2の画像表示装置の検査方法。」 本発明の画像表示装置の特徴的要件は、水平走査回路の
出力により制御されるアナログスイッチの人力部に信号
スイッチを、出力部にリセット用スイッチとソースホロ
ア回路を設けることにある。
また、本発明の画像表示装置の検査方法は、各画素に書
き込みを行ない、一定期間情報を保持した後にアナログ
スイッチを通して読み出し、ソースホロア回路の出力を
観察することによりスイッチング用トランジスタ又は蓄
積容量などの不良、すなわち点火点の有無を判定すると
ころにその特徴がある。
[作用] 上記した本発明の構成によれば、水平走査回路の出力に
より制御されるアナログスイッチの入力部に信号スイッ
チ、出力部にリセット用スイッチ及びソースホロア回路
を設け、走査回路を用いて順次各画素にアナログスイッ
チを通して情報を書き込み、一定時間情報を保持して次
に各画素の情報をアナログスイッチを通して順次読み出
すことができる。そして、読み出した情報はソースホロ
ア回路に入力し、その出力を観察する。したがって、画
素のスイッチングトランジスタ又は蓄積容量が不良であ
れば読み出し時の出力がなくなり、ソースホロア回路の
出力を観察すれば不良の箇所が判定できる。
本発明は上記の原理に基づくものであり、画素部の点欠
陥の位置を液晶工程前に簡単に調べることのできる画像
表示装置及びその検査方法を提供するものである。
[実施例] 以下、実施例を用いて本発明をさらに具体的に説明する
。なお本発明は下記の実施例に限定されるものではない
第1図は本発明の実施例における画像表示装置の構成図
を示す。1は垂直走査回路、2は水平走査回路、3はア
ナログスイッチ、9は画素スイッチングトランジスタ、
4は画素部の蓄積容量、5はA(配線)での電位を検出
するためのソースホアロ回路、6はリセット用スイッチ
、7は抵抗、8はAでの配線容量を小さくするための信
号スイッチで、このスイッチをオフにすることで外部の
配線容量をなくすことができる。信号スイッチ8の出力
は、アナログスイッチ3のドレイン部を通り、一方はリ
セット用スイッチ6に、他方はソースホアロ回路5へと
接続されている。また水平走査回路2の出力部には、水
平走査回路2の出力により制御される転送用アナログス
イッチ3が備えられており、画素部へAL配線により点
順次書込みで信号伝達を行う。
次に本発明の画像表示装置の点欠陥を調べる方法につい
て説明する。第2図(a)は本発明の実施例における点
欠陥の検査例の構成図、第2図(b)は第2図(a)に
示す本発明の実施例の書き込みモード図(電圧波形図)
、第2図(C)は第2図(a)に示す本発明の実施例の
読み出しモード図(電圧波形図)を示す。
例えばVAは垂直走査回路1A列の出力波形、VFはア
ナログスイッチ3から画素へ書き込む波形、VC,VD
SVEは水平走査回路2からアナログスイッチ3に印加
する0行、D行、E行のパルス波形、φFは読み出し時
のリセット用スイッチ6に印加するパルス波形、VGは
ソースホロア回路5の出力波形を示している。
検査の方法は、例えばまず書き込みモードとして垂直走
査回路1のA列からVAなる選択パルスが出力されてい
る間に信号スイッチ8の出力VFを常にhighにして
おき、水平走査回路2を駆動してA列の画素部に順番に
信号を書き込む。書き込まれた信号電荷は、画素スイッ
チングトランジスタ9を通してMOS (metal 
oxide−semicondIIctor )構造の
蓄積容量4に蓄積される。そして一定時間情報を保持す
る。次に読み出しモードとして、再度垂直走査回路1の
A列からVAなる選択パルスを出力し、信号スイッチ8
にφBなるパルスを入力し、信号スイッチ8をオフ状態
にしソースラインの外部配線容量をカットする。そして
A列の各画素からの信号を水平走査回路2を駆動して、
順次読み出す。読み出した情報は蓄積容量4からスイッ
チングトランジスタ9を通り、アナログスイッチ3を通
りトランジスタと抵抗7によるソースホロア回路5に入
力される。
そしてソースホロア回路5の出力を観察する。
もしスイッチング用トランジスタ9又は蓄積容量4など
に不良がある場合は、ソースホロア回路5からの出力は
観察されない。また一画素分の出力を観察し、水平走査
回路2を動かして次の画素の読み出しに移る前にリセッ
ト用スイッチ6にφRなるパルスを入力して電位を落と
しておく。このようにしてA列の画素(C)、(D)、
(E)を水平走査回路を駆動して順次検査してゆく。も
しA列の(E)の画素に不良がある場合、ソースホロア
回路5からの出力はVGに示すようにその部分の出力が
なくなり不良箇所が判定できる。同様に垂直走査回路■
を駆動し各段について検査を行い、画素部てを検査する
以上のようにして全画素について検査を行うことにより
、画素部の点欠陥を液晶工程以前に簡単に検査すること
ができる。また、ソースホロア回路5やリセット用スイ
ッチ6、信号スイッチ8は実施例では薄膜トランジスタ
により形成しているため、水平、垂直走査回路を形成す
る場合と同時に作製することができるので、新たにプロ
セスを増やす必要はない。
なお、本実施例では検出用回路としてトランジスタと抵
抗によるソースホロア回路を用いたが、他の構成のソー
スホロア回路にしてもよい。また抵抗7は外付けにして
も内蔵としてもよく、トランジスタによる抵抗を用いて
もよい。さらにアナログスイッチはNチャネルトランジ
スタでもPチャネルトランジスタでもよく、またはCM
O8−TFT構成の転送用ゲートでもよい。
なお、本実施例では、Highの情報を画素に書き込ん
で、検査を行なったが、さらに、Lowの情報を書き込
むことにより、検査精度を向上させてもよい。
さらに本発明においては、表示素子の裏側に照明を設け
た、いわゆるバックライト方式を採用してもよい。
[発明の効果コ 以上のように本発明は、アナログスイッチのドレイン部
に、リセット用スイッチ、さらにトランジスタと抵抗に
よるソースホロア回路を設けたところにある。このよう
な構成によれば、画素部に情報を書き込んで読み出すこ
とにより、従来液晶工程後にしか判明しなかった点欠陥
を簡単に調べることができ、その実用的効果は大なるも
のがある。
【図面の簡単な説明】
第1図は本発明の実施例における画像表示装置の構成図
、第2図(a)は本発明の実施例における点欠陥の検査
例の構成図、第2図(b)は第2図(a)に示す本発明
の実施例の書き込みモード図、第2図(C)は第2図(
a)に示す本発明の実施例の読み出しモード図、第3図
は従来の画像表示装置の構成図である。 l・・・垂直走査回路    2・・・水平走査回路3
・・・アナログスイッチ  4・・・蓄積容量5・・・
ソースホロア回路 6・・・リセット用スイッチ 7・・・抵抗8・・・信
号スイッチ 9・・・画素スイッチトランジスタ 3:アナログスイッチ 第2図 (b) 第2図 (C) 第3図

Claims (1)

  1. 【特許請求の範囲】 (1)マトリクス状に配列された複数個の画素と、垂直
    走査回路と、水平走査回路とを備え、前記画素はスイッ
    チングトランジスタと容量素子からなる薄膜トランジス
    タ型画像表示装置において、前記複数個の画素を列毎に
    共通接続する垂直信号線の一端と、信号入力線との間に
    アナログスイッチが接続され、前記アナログスイッチの
    制御端子に前記水平走査回路の各出力段が接続され、前
    記信号入力線の一端にリセットスイッチとソースホロア
    回路がそれぞれ接続されていることを特徴とする画像表
    示装置。 (2)信号入力線の一端に信号スイッチが接続されてい
    る請求項1記載の画像表示装置。(3)マトリクス状に
    配列された複数個の画素と、垂直走査回路と、水平走査
    回路とを備え、前記画素はスイッチングトランジスタと
    容量素子からなる薄膜トランジスタ型画像表示装置であ
    って、前記複数個の画素を列毎に共通接続する垂直信号
    線の一端と、信号入力線との間にアナログスイッチが接
    続され、前記アナログスイッチの制御端子に前記水平走
    査回路の各出力段が接続され、前記信号入力線の一端に
    リセットスイッチとソースホロア回路がそれぞれ接続さ
    れてた画像表示装置の検査方法であって、前記リセット
    スイッチをOFFにし、前記信号スイッチから前記アナ
    ログスイッチを通して所定の画素に一定の信号を蓄積さ
    せた後、前記信号スイッチをOFFにし、前記蓄積され
    た信号を前記アナログスイッチ、前記信号入力線を通し
    て前記ソースホロア回路に入力し、前記ソースホロア回
    路から検出される出力によって前記画素の良否を判定す
    ることを特徴とする画像表示装置の検査方法。 (4)蓄積された信号をソースホロア回路に入力し、出
    力を検出し、次の画素の信号を読み出す前に前記リセッ
    トスイッチをONにして信号入力線の電荷を排除する請
    求項2の画像表示装置の検査方法。
JP1282109A 1989-10-30 1989-10-30 画像表示装置およびその検査方法 Expired - Fee Related JP2728748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1282109A JP2728748B2 (ja) 1989-10-30 1989-10-30 画像表示装置およびその検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1282109A JP2728748B2 (ja) 1989-10-30 1989-10-30 画像表示装置およびその検査方法

Publications (2)

Publication Number Publication Date
JPH03142499A true JPH03142499A (ja) 1991-06-18
JP2728748B2 JP2728748B2 (ja) 1998-03-18

Family

ID=17648244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1282109A Expired - Fee Related JP2728748B2 (ja) 1989-10-30 1989-10-30 画像表示装置およびその検査方法

Country Status (1)

Country Link
JP (1) JP2728748B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590373A (ja) * 1991-09-30 1993-04-09 Alps Electric Co Ltd 薄膜トランジスタの特性検査装置
US5453991A (en) * 1992-03-18 1995-09-26 Kabushiki Kaisha Toshiba Integrated circuit device with internal inspection circuitry
US6172410B1 (en) 1998-07-14 2001-01-09 Sharp Kabushiki Kaisha Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof
JP2002032035A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd El表示装置およびその検査方法
US6624857B1 (en) 1998-03-27 2003-09-23 Sharp Kabushiki Kaisha Active-matrix-type liquid crystal display panel and method of inspecting the same
US6677171B1 (en) 1998-07-14 2004-01-13 Sharp Kabushiki Kaisha Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
US7227523B2 (en) 2003-01-21 2007-06-05 Sony Corporation Liquid crystal display device and inspecting method thereof
US8111251B2 (en) 2000-05-12 2012-02-07 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738498A (en) * 1980-08-21 1982-03-03 Suwa Seikosha Kk Testing system for active matrix substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738498A (en) * 1980-08-21 1982-03-03 Suwa Seikosha Kk Testing system for active matrix substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590373A (ja) * 1991-09-30 1993-04-09 Alps Electric Co Ltd 薄膜トランジスタの特性検査装置
US5453991A (en) * 1992-03-18 1995-09-26 Kabushiki Kaisha Toshiba Integrated circuit device with internal inspection circuitry
US6624857B1 (en) 1998-03-27 2003-09-23 Sharp Kabushiki Kaisha Active-matrix-type liquid crystal display panel and method of inspecting the same
US6882378B2 (en) 1998-03-27 2005-04-19 Sharp Kabushiki Kaisha Active-matrix-type liquid crystal display panel and method of inspecting the same
US6172410B1 (en) 1998-07-14 2001-01-09 Sharp Kabushiki Kaisha Collective substrate of active-matrix substrates, manufacturing method thereof and inspecting method thereof
US6677171B1 (en) 1998-07-14 2004-01-13 Sharp Kabushiki Kaisha Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates
JP2002032035A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd El表示装置およびその検査方法
US8111251B2 (en) 2000-05-12 2012-02-07 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device and method of testing the same
US7227523B2 (en) 2003-01-21 2007-06-05 Sony Corporation Liquid crystal display device and inspecting method thereof

Also Published As

Publication number Publication date
JP2728748B2 (ja) 1998-03-18

Similar Documents

Publication Publication Date Title
JP2758103B2 (ja) アクティブマトリクス基板及びその製造方法
KR100668544B1 (ko) 액정 표시 장치
US6630840B2 (en) Array substrate inspection method with varying non-selection signal
KR930001650B1 (ko) 매트릭스타입 디스플레이장치의 구동회로
KR100845159B1 (ko) 전기광학 장치 기판 및 그 기판의 검사 방법, 그 기판을포함한 전기광학 장치 및 그 장치를 포함한 전자 기기
JPH01137293A (ja) デイスプレーのクロストーク減少方法と装置
JP2002296620A (ja) 液晶表示装置
US6204836B1 (en) Display device having defect inspection circuit
JPS647391B2 (ja)
JPH055866A (ja) アクテイブマトリクス基板の検査方法
US20070052874A1 (en) Display apparatus including sensor in pixel
TWI764448B (zh) 指紋顯示裝置及驅動其之整合積體電路及方法
KR102360789B1 (ko) 터치 센서 내장형 표시패널 및 그의 검사방법
JPH01130131A (ja) ドライバー内蔵アクティブマトリクスパネル
US20030006977A1 (en) Flat-panel display device
US6421037B1 (en) Silicon-Chip-Display cell structure
JPH03142499A (ja) 画像表示装置およびその検査方法
JP3424302B2 (ja) 液晶表示装置
JP3304706B2 (ja) アクティブマトリクス表示装置
JPH0320721A (ja) 画像表示装置
US6815976B2 (en) Apparatus and method for inspecting array substrate
JP2006171303A (ja) アレイ基板の検査方法及びその検査装置
JPH1096754A (ja) 液晶パネル用基板の検査方法
JP2004536347A5 (ja)
JP2000352706A (ja) 液晶表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees