JPH03141719A - スイッチング素子の保護方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ｆｉ業上の利用分野］ 本発明はスイッチング素子（以下、「ＳＷ素子」という
）の保護方法およびその装置に関する。

［従来の技術１ 従来、ＳＷ素子を用いたシステムにおいて、ＳＷ素子の
負荷が短絡したとき、または過負荷となったときの、当
該ＳＷ素子の保護方法として次の（イ）および（ロ）の
もの等がある。

（イ）ＳＷ素子を流れる電流を検出し、該電流か許容値
を越えた場合、ＳＷ素子をオフにする保護回路を設ける
方法。

（ロ）ヒユーズを介してＳＷ素子と負荷とを接続する方
法。

［発明が解決しようとする課題］ 上連した従来の技術のうち、（イ）のものは、保護回路
をリセットして回路全体の再在上げをしなければならな
いという問題点がある。一方、（ロ）のものは、ヒユー
ズの交換が必要であるうえに、ヒユーズの溶融速度が遅
く、急激な負荷の短絡時専においてはＳＷ素子を確実に
保護できないという問題点がある。

本発明は、上記従来の技術の有する問題点に鑑みてなさ
れたものであり、開立りげやヒユーズの交換が不要で、
かつＳＷ素子を確実に保護できるＳＷ素子の保護方法お
よびその装置を提供することを目的とする。

［課題を解決するための手段］ 上記目的を達成するために、本発明のスイッチング素子
の保護方法は、 導通時間と非導通時間とを繰返すようにｉｔ、４制御さ
れたスイッチング索ｆを有する回路において、前記スイ
ッチング素子に印加される電１ｔとスイッチング素子を
流れる電流とに基ついて、前記スイッチング素子におけ
る損失を演算し　演算値を求め、予め前記スイッチング
素子に対・ッて定められている最大損失の設定値と前記
演算値とを比較し、該演算値か該設定値を越えたとき、
該演算値と該設定値との差に応じて前記スイッチング素
子の導通時間を短かくすることを特徴とするものである
。

また、本発明のスイッチング素子の保護装置は、 導通時間と非導通時間とを繰返すように制御されるスイ
ッチング素子を有する回路において、前記スイッチング
素子に印加される電圧と該スイッチング素子を流れる電
流との１！１を出力する乗算器と、 該乗算器の４１′ｔに基づいて、前記スイッチング素子
における損失を演算し、演算値を出力する演算樫と、 予め前記スイッチング素子−に対して定められている最
大損失の設定値と前記演算値とを比較し、該演算値が該
設定値を越えたとき、該演算値と該設定値との差に応じ
て誤差信号を出力するパルス制御器と、 前記誤差信号の値に応じて、前記スイッチング素子の導
通時間を短かくするように、該導通時間を制御するパル
ス信号を出力するパルス発生器とを有するものである。

前記スイッチング素子の保護装置には、パルス発生器の
基準電圧が鋸波であるものがある。

［作用］ ＳＷ素子に印加される電圧を■。。、該スイッチング素
子を流れる電流をＩｅ、該ＳＷ素子の１回の導通時間を
Ｔ。０、導通時間の繰返し周波数をＦとすると、前記Ｓ
Ｗ素子の平均損失Ｐは、Ｐ＝ＶＣｅＸ　ＩｅＸＴｏｎＸ
Ｆ　　　　・（１）で表わされる。

式（１）において、繰返し周波数Ｆを一定とすると、負
荷短絡または過負荷により、前記電圧Ｖ　ｅｅと前記電
流■。との禎が増加したときは、導通時間Ｔ。０を適宜
短かくすれば、前記平均損失Ｐを＋ｉｆｆ　北Ｓ　Ｗ素
子に対して定められている最大損失の設定値以下に抑え
、前記ＳＷ素子をオフにすることなく保護することがて
きる。

［実施例］ 実施例を図面に基ついて説明する。

第１図は本発明の方法を行なうＳＷ素子の保護装置の一
実施例を示し、負荷１の一端は電源Ｖ　ｃｃに接続され
、他端はＳＷ素子２の一端に接続されている。ＳＷ素子
２の他端は電流検出器３を介して接地されている。乗算
器４は、前記負荷１とＳＷ素子２との接続点に第１の入
力端が、前記電流検出器３の検出出力の出力端に第２の
入力端がそれぞれ接続されており１．第１の入力端から
ＳＷ素子２に印加される電圧ＶＣ６を、第２の入力端か
らＳＷ素子２を流れる電流１ｅをそれぞれ人力し、両人
力の禎ｖ０゜ｘｌ、を出力する。演算器５は、前記乗算
器４の出力を平均化する。すなわち、ＳＷ素子２の導通
時間Ｔ。０と該導通時間Ｔ。０の繰返し周波数Ｆとを前
記乗算器４の出力に乗し、ＳＷ素子２の平均損失の演算
値Ｐ＝ＶｃｅｘＩｅｘＴｏｏＸＦを求め、出力する。減
算器７は、最大損失設定器６から写えられる、予めＳＷ
素子２に対して定められている最大損失の設定値Ｐ　ｍ
ｎｙ＋から前記平均損失の演算値Ｐを減算し、その差を
示す出力電圧Ｅ　ｐｉを出力する。関数発生器８は、′
：ｊＳ３図に示すように、加算器７の出力電圧Ｅ、が正
のときは一定値、該加算器７の出力電圧Ｅ　ｐｔが負の
ときは該加算器７の出力電圧Ｅ　ｐ　ｉに比例した出力
電圧Ｅを出力する。加算器１０は、パルス幅設定器９か
ら与えられる。ＳＷ素ｆ２に与えるパルス電圧Ｅｐの最
大パルス幅を指示する設定′心性■２、。と、前３己関
数発生器８の出カフよ圧Ｅとを加算し、その和を示す出
力電圧Ｅｋを出力する。こ−れら最大損失設定器６、減
算器７、関数発生器８、パルス幅設定器９および加算器
ＩＯは、設定値Ｐ□□と演算値Ｐとを比較し、該演算値
Ｐか該設定値Ｐ０、を越えたとき、該演算値Ｐと該設定
値Ｐ　、、、ａｘとの差に応して誤差信号として出力電
圧Ｅ、を出力するパルス制御器を構成する。パルス発生
器１１は、パルス幅によりＳＷ素子２の導通時間Ｔ。０
を制御するパルス信号ＥｐをＳＷ素子２に出力するもの
であって、前記加算器１０の出力電圧Ｅ、の値に応して
前記パルス幅を短かくする。

第２図は第１図の実施例をより具体的に実現したものを
示し、負荷１として、スイッチングＴｆ、源のトランス
のコイル１．が設けられている。ＳＷ素子２としては、
コレクタか前記コイルＩＩに接続され、エミッタが接地
されたトランジスタ２１か用いられている。電流検出器
３としては、前記トランジスタ２１のエミッタ電流を検
出する変流器３．が用いられ、該変流器３１の出力端は
乗算器４の入力端に接続されている。演算器５は、端が
前記乗算器４の出力端に接続されている抵抗５１と、該
抵抗５１の他端に一端が接続され、他端が接地されてい
るコンデンサ５２とから構成され、ローパスフィルタと
して動作する。最大損失設定器６にはポテンショメータ
６Ｉが用いられている。減算器７は、一端か該演算器５
の抵抗５とコンデンサ５２との接続点に接続されている
抵抗７１と、該抵抗７１の他端に反転入力端が接続され
、非反転入力端が最大損失設定器６に接続されている演
算増幅器７□と、該演算増幅器７□の負帰還用として設
けられている抵抗７３と、該抵抗７３と並列に接続され
、互いに直列に接続されている抵抗７４およびコンデン
サ７５とから構成され、ＰＩ増幅樫として動作する。関
数発生器８は、カソードが前記減算器７の出力端に接続
されたダイオード８１で構成されている。パルス幅設定
器９には、前記最大損失設定器６と同様のポテンショメ
ータ９１が用いられている。加算器１０は、演算増幅器
１０．と該演算増幅器１０．の負帰還用として設けられ
ている抵抗１０２と、一端か前記関数発生器８のダイオ
ード８．のアノードに、他端が前記演算増幅器１０１の
反転入力端にそれぞれ接続されている抵抗１０３と、一
端か前記パルス幅設定器９の出力端に、他端が前記演算
増幅器１０．の反転入力端にそれぞれ接続されている抵
抗１０４とから構成されている。該加算器１０は、前記
関数発生器８の出力′ｔｒｆ、ＩＥＥを反転させて出力
電圧Ｅｋを出力し、パルス幅設定器９により出力レベル
か何度な反転増幅器として動作する。パルス発生器１１
は、基準電圧としての調波Ｅｎを発生、出力する調波発
生番１１２と、該調波Ｅ。を非反転入力端から、前記加
算器１０の出力電圧Ｅｋを反転入力端からそれぞれ人力
し、該出力電圧Ｅｋが該調波Ｅ。より低いとき、トラン
ジスタ２１の導通時間Ｔ。０を示す“Ｈ”レベルのパル
ス信号Ｅｐを出力する比較器１１１とから構成されてい
る。該比較器１１１の出力端は、抵抗１２を介してトラ
ンジスタ２．のベースに接続されている。

次に、第２図の具体例の動作について第３図、第４図お
よび第５図を参照して説明する。

負荷１が正常なときは、トランジスタ２Ｉの平均＃Ｊ１
失の演算値Ｐが最大損失の設定値Ｐ　ｆｆ１ａｘ以下で
あるため、減算器７から出力される出力電圧Ｅ　ｐ　ｉ
は正となり、関数発生器８のダイオード８１は非導通と
なる。すなわち、関数発生器８の出力室ｆＴＥ　Ｅ　＝
　０である。このため、加算器１０の人力は、パルス幅
増幅器９から与えられるパルス幅設定電Ｌ−１Ｖｐｗ、
、、のみとなり、このパルス幅設定電圧Ｖ　ｐｗｍによ
って加算器１０の出力電圧Ｅｋが決定される。パルス発
生器１１の比較器１１１では、決定された出力電圧Ｅｋ
と前記調波Ｅ。とが比較され、第４図に示すように、該
出力電圧Ｅｋか該調波Ｅｎより低いとき、設定された幅
の導通時間Ｔ　ｏｎを示すパルス電圧Ｅｐか出力されて
トランジスタ２．が導通ずる。

方、負荷１が短絡または過負荷であるときは、トランジ
スタ２１の平均損失の演算値Ｐが最大損失の設定値ｐ　
、、Ｘを越えるため、減算器７から出力される出力電圧
Ｅ　ｐ　ｉは負となり、関数発生器８のダイオード８、
は導通となる。すなわち、第３図に示すように、関数発
生器８の出力電圧ＥＣＣＰ□う−Ｐとなり、負の値をと
る。このため、加算器１０の人力は、前記負の値をとる
出力電圧Ｅとパルス幅設定電圧Ｖ　ｐｗｆｆｉとを加算
した、Ｌ’を荷１か正常なときより低いものとなり、反
転増幅器である加算器１０の出力電圧Ｅ、は上昇する。

パルス発生器１１の比較器１１．は、上昇した出力電圧
Ｅ、と前記調波Ｅｎとか比較され、笛５図に示すように
、該出力電圧Ｅｋが該調波Ｅ。

より低いとき、設定より狭い幅の導通時間Ｔ。０を示す
パルス電圧Ｅｐか出力されてトランジスタ２、が導通ず
る。このため、トランジスタ２Ｉにおける損失が減少し
て最大損失の設定値Ｐ　ｆｆ１ａＸ以下となり、トラン
ジスタ２．は保護される。

第２図の具体例は、各構成要素についてそれぞれ一例を
示したものであり、本発明がこれらに限定されないこと
は明らかである。例えば、負荷ｌはトランスのコイルに
限らず、電極弁、抵抗、コイル、コンデンサの複合回路
でもよいし、ＳＷ素子２のトランジスタ２．をＦＥＴ等
に置換えることはきわめて容易である。演算器は、各１
個の抵抗とコンデンサからなるもののほか、各複数の抵
抗とコンデンサからなるもの、インダクタンスを用いる
もの、アクティブフィルタ等が使用できる。関数発生器
も、ダイオード１個からなるもののほか、第３図に示す
特性を打するものであればどのようなものでもよく、ト
ランジスタや演算増幅器等を用いたものによっても容易
に構成できる。パルス発生器の調波発生器に代えて、三
角波発生器が使用可能である。さらに、最大Ｈ１失設定
器やパルス幅設定器として、ディジタル的に設定するも
のが使用できることも明らかである。

［発明の効果］ 本発明は、以−Ｅ説明したように構成されているから、
以下に記載するような効果を奏する。

負荷短絡時または過負荷時において、ＳＷ素子の導通時
間を短かくして該ＳＷ素子の損失を設定値以下に抑える
ので、両立りげやヒユーズの交換をすることなく、ＳＷ
素子を確実に保護することかできる。このため、取扱い
が容易で安全な回路を作成することかできる。

【図面の簡単な説明】

′ｆｒ、１図は本発明の方法を行なうＳＷ素子の保護装
置の一実施例を概略的に示す構成図、笛２図は第１図の
実施例をより具体的に実現したものを示す構成図、第３
図は第１図、第２図中の関数発生器８の人出力を示す特
性図、第４図、第５図は第２図中の比較器１１１の動作
を示すタイミングチャートである。 １・・・負イ苛、１、・・・コイル、 ２・・・ＳＷ素子、２１・・・トランジスタ、３・・・
電流検出器、３Ｉ・・・変流器、４・・・乗算器、 ５・・・演算器、５．．５．・・・抵抗、５２・・・コ
ンデンサ６・・・最大損失設定器、６．・・・ポテンシ
ョメータ、７・・・減算器、７．．７．．７４・・・抵
抗、７２・・・演算増幅器、７５・・・コンデンサ、 ８・・・関数発生器、８、・・・ダイオード、９・・・
パルス幅設定器、９．・・・ポテンショメータ。 １０・・・加算器、１０．・・・演算増幅器、１０□、
１０３，１０．・・・抵抗、 １１・・・パルス発生器、１１．・・・比較器、１１゜
・・・調波発生益、 １２・・・抵抗、 Ｖｃｅ　　・・・ＳＷ素子２に印加される電圧、＋ｅ　
・・・ＳＷ素子２を流れる電流、Ｐ　　・・・演算器５
の演算値、 Ｐ□、Ｘ ｐ Ｖ　ｐＷ、ｎ ｋ Ｅ。 Ｅｌ。 Ｔｏ。 ・・・最大Ｈｉ失設定樫６の設定値、 ・・・演算器７の出力電圧、 ・・・関数発生器８の出力電圧、 ・・・パルス幅設定器９の設定電圧、 ・・・加算器１０の出力電圧、 ・・・調波、 ・・・パルス信号−１ ・・・ＳＷ素子２の導通時間。 特許出頭穴 株式会社Ｅ１本製鋼所

Claims (1)

1. 【特許請求の範囲】 １、導通時間（Ｔ＿ｏ＿ｎ）と非導通時間とを繰返すよ
   うに制御されたスイッチング素子（２）を有する回路に
   おいて、 前記スイッチング素子（２）に印加される電圧（Ｖ＿ｃ
   ＿ｅ）とスイッチング素子（２）を流れる電流（Ｉ＿ｅ
   ）とに基づいて、前記スイッチング素子（２）における
   損失を演算し、演算値（Ｐ）を求め、予め前記スイッチ
   ング素子（２）に対して定められている最大損失の設定
   値（Ｐ＿ｍ＿ａ＿ｘ）と前記演算値（Ｐ）とを比較し、
   該演算値（Ｐ）が該設定値（Ｐ＿ｍ＿ａ＿ｘ）を越えた
   とき、該演算値（Ｐ）と該設定値（Ｐ＿ｍ＿ａ＿ｘ）と
   の差に応じて前記スイッチング素子（２）の導通時間（
   Ｔ＿ｏ＿ｎ）を短かくすることを特徴とするスイッチン
   グ素子の保護方法。 ２、導通時間（Ｔ＿ｏ＿ｎ）と非導通時間とを繰返すよ
   うに制御されるスイッチング素子（２）を有する回路に
   おいて、 前記スイッチング素子（２）に印加される電圧（Ｖ＿ｃ
   ＿ｅ）と該スイッチング素子（２）を流れる電流（Ｉ＿
   ｅ）との積を出力する乗算器（４）と、 該乗算器（４）の積に基づいて、前記スイッチング素子
   （２）における損失を演算し、演算値（Ｐ）を出力する
   演算器（５）と、 予め前記スイッチング素子に対して定められている最大
   損失の設定値（Ｐ＿ｍ＿ａ＿ｘ）と前記演算値（Ｐ）と
   を比較し、該演算値（Ｐ）が該設定値（Ｐ＿ｍ＿ａ＿ｘ
   ）を越えたとき、該演算値（Ｐ）と該設定値（Ｐ＿ｍ＿
   ａ＿ｘ）との差に応じて誤差信号（Ｅ＿ｋ）を出力する
   パルス制御器（６、７、８、９、１０）と、前記誤差信
   号（Ｅ＿ｋ）の値に応じて、前記スイッチング素子（２
   ）の導通時間（Ｔ＿ｏ＿ｎ）を短かくするように、該導
   通時間（Ｔ＿ｏ＿ｎ）を制御するパルス信号（Ｅ＿ｐ）
   を出力するパルス発生器（１１）とを有することを特徴
   とするスイッチング素子の保護装置。 ３、パルス発生器（１１）の基準電圧が鋸波（Ｅ＿ｎ）
   である請求項２記載のスイッチング素子の保護装置。