JPH0314132A - エラー処理制御方式 - Google Patents
エラー処理制御方式Info
- Publication number
- JPH0314132A JPH0314132A JP1151581A JP15158189A JPH0314132A JP H0314132 A JPH0314132 A JP H0314132A JP 1151581 A JP1151581 A JP 1151581A JP 15158189 A JP15158189 A JP 15158189A JP H0314132 A JPH0314132 A JP H0314132A
- Authority
- JP
- Japan
- Prior art keywords
- error
- processing
- information
- error processing
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 16
- 230000008859 change Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はエラー処理制御方式に関する。
一般に、エラー処理制御方式は情報処理システムで発生
した異常状態を制御するために使われ、異常状態に対し
一意的な処理を行うことを目的としている。
した異常状態を制御するために使われ、異常状態に対し
一意的な処理を行うことを目的としている。
次に、そのようなエラー処理制御方式の従来処理につい
て第５図から第８図を用いて説明する。
て第５図から第８図を用いて説明する。
第５図は従来のエラー処理制御方式の例を示す情報処理
システムの構成図であり、データ入力を制御する入力処
理部１と、データを処理するデータ処理部２と、エラー
制御を行うエラー処理部３ａと、データ出力を行う出力
処理部４と、ハードウェア５とで構成されている。
システムの構成図であり、データ入力を制御する入力処
理部１と、データを処理するデータ処理部２と、エラー
制御を行うエラー処理部３ａと、データ出力を行う出力
処理部４と、ハードウェア５とで構成されている。
第５図においてデータ処理部２にエラーが発生するとエ
ラー処理部３ａへ制御が移る。エラー処理部３ａでは、
エラー処理制御手段３４が実行される。これは発生した
エラーに対する処理を設定する手段である。ここでは、
例として第９図のエラー処理内容−覧を示す説明図の■
（エラーＡ）が発生した場合のエラー処理部３ａ流れに
ついて説明する。
ラー処理部３ａへ制御が移る。エラー処理部３ａでは、
エラー処理制御手段３４が実行される。これは発生した
エラーに対する処理を設定する手段である。ここでは、
例として第９図のエラー処理内容−覧を示す説明図の■
（エラーＡ）が発生した場合のエラー処理部３ａ流れに
ついて説明する。
第６図はエラー処理制御手段３４の流れを示すフローチ
ャートである。最初にリトライ回数が１０回を越えてい
るか判断する（ステップ１８）。エラーＡはりトライを
最大１０回行わなければならないので、ステップ３６・
３７・３８・３９・４０を通り、リトライを１０回実行
する。そして、なおもエラーが発生した場合、ステップ
１８では真となり、ステップ１９・２０を通過し、エラ
ー処理制御エリア３２の処理２エリアに実行を表す値Ｉ
Ｉ Ｉ ＋＋をセットする（ステップ２１）。又、エラ
ーチエツク（ステップ２３）において偽となり、エラー
処理制御エリア３２のメツセージ出カニリアに実行を表
す値Ｉ＋ １． ＋＋をセットする（ステップ２４）。
ャートである。最初にリトライ回数が１０回を越えてい
るか判断する（ステップ１８）。エラーＡはりトライを
最大１０回行わなければならないので、ステップ３６・
３７・３８・３９・４０を通り、リトライを１０回実行
する。そして、なおもエラーが発生した場合、ステップ
１８では真となり、ステップ１９・２０を通過し、エラ
ー処理制御エリア３２の処理２エリアに実行を表す値Ｉ
Ｉ Ｉ ＋＋をセットする（ステップ２１）。又、エラ
ーチエツク（ステップ２３）において偽となり、エラー
処理制御エリア３２のメツセージ出カニリアに実行を表
す値Ｉ＋ １． ＋＋をセットする（ステップ２４）。
そして、ステップ４０を通過し、エラー処理実行手段３
３を実行する。
３を実行する。
第８図はエラー処理実行手段３３のフロチャートであり
、第７図に示すエラー制御エリア３２の各処理情報を判
断するステップ４２・４３・４５・４７と、各処理を実
行するステップ４４・４６・４８とを備えている。上記
の例の場合、エラー処理実行手段３３では、リトライチ
エツク（ステップ４２）で偽、処理１で実行チエツク（
ステップ４４）で偽、処理２実行チエツク（ステップ４
５）で真となり、処理２を実行する。そして、メツセー
ジ出力チエツク（ステップ４７）で真となり、メツセー
ジを出力し、エラー処理部３の処理を終える。
、第７図に示すエラー制御エリア３２の各処理情報を判
断するステップ４２・４３・４５・４７と、各処理を実
行するステップ４４・４６・４８とを備えている。上記
の例の場合、エラー処理実行手段３３では、リトライチ
エツク（ステップ４２）で偽、処理１で実行チエツク（
ステップ４４）で偽、処理２実行チエツク（ステップ４
５）で真となり、処理２を実行する。そして、メツセー
ジ出力チエツク（ステップ４７）で真となり、メツセー
ジを出力し、エラー処理部３の処理を終える。
なお、第６図においてステップ２５からステップ３５は
リトライを１０回実行した時点でエラーが、例えば■（
エラーＡ）から■（エラー〇）へ変化したように場合を
考慮し、リトライ回数に限らず全てのエラーに対応する
ための処理ロジックである。
リトライを１０回実行した時点でエラーが、例えば■（
エラーＡ）から■（エラー〇）へ変化したように場合を
考慮し、リトライ回数に限らず全てのエラーに対応する
ための処理ロジックである。
上述した従来のエラー処理制御方式ではエラーに対応し
た一意的な処理を行うので、第６図のフローチャートに
おけるステップ１８・１９・２０・２３・２５・２６・
２９・３１・３４・３６・３７・３８・３９・４０の如
く情報を切り分ける分岐処理が多い上、リトライ処理中
のエラーの変化への対応により、処理ロジックが複雑に
なるという欠点がある。
た一意的な処理を行うので、第６図のフローチャートに
おけるステップ１８・１９・２０・２３・２５・２６・
２９・３１・３４・３６・３７・３８・３９・４０の如
く情報を切り分ける分岐処理が多い上、リトライ処理中
のエラーの変化への対応により、処理ロジックが複雑に
なるという欠点がある。
又、エラー処理内容が変更になった時やエラー処理が追
加になった時にはエラー処理制御手段（第６図）に多く
の改造が必要となり、それがバグの原因となり容易に改
造を行えないと言う欠点もある。
加になった時にはエラー処理制御手段（第６図）に多く
の改造が必要となり、それがバグの原因となり容易に改
造を行えないと言う欠点もある。
本発明の目的は、上記の２つの欠点を解決してエラー処
理制御手段における処理ロジックを簡単にし、エラー処
理内容の変更やエラー処理追加を正確に且つ容易にでき
るエラー処理制御方式を提供することにある。
理制御手段における処理ロジックを簡単にし、エラー処
理内容の変更やエラー処理追加を正確に且つ容易にでき
るエラー処理制御方式を提供することにある。
本発明のエラー処理制御方式は、入力処理部とデータ処
理部と出力処理部とエラー処理実行の制御を行うエラー
処理部とを備える情報処理システムにおいて、各種エラ
ー対応処理情報が格納されているエラー処理制御テーブ
ルとエラー内容から前記テーブルを検索する情報を作成
するエラー情報判別手段とを含むエラー情報制御部を備
え、前５ 記エラー処理部のエラー処理制御手段を前記エラー情報
制御部からの情報に従って更新するようにして実現され
る。
理部と出力処理部とエラー処理実行の制御を行うエラー
処理部とを備える情報処理システムにおいて、各種エラ
ー対応処理情報が格納されているエラー処理制御テーブ
ルとエラー内容から前記テーブルを検索する情報を作成
するエラー情報判別手段とを含むエラー情報制御部を備
え、前５ 記エラー処理部のエラー処理制御手段を前記エラー情報
制御部からの情報に従って更新するようにして実現され
る。
以下、本発明につき図面を参照して説明する。
第１図は本発明の一実施例のエラー処理制御方式を含む
情報処理システムを示す構成図である。
情報処理システムを示す構成図である。
同図においてエラー処理制御方式はエラー処理部３とエ
ラー情報制御部６とから構成されており、情報処理シス
テムの入力処理部１とデータ処理部２と出力処理部４と
ハードウェア５とに接続されている。入力処理部１と、
データ処理部２と、エラー処理部３のエラー処理制御エ
リア３２およびエラー処理実行手段３３と、出力処理部
４と、ハードウェア５は、前述した従来の情報処理シス
テムと同じ機能を持つ。
ラー情報制御部６とから構成されており、情報処理シス
テムの入力処理部１とデータ処理部２と出力処理部４と
ハードウェア５とに接続されている。入力処理部１と、
データ処理部２と、エラー処理部３のエラー処理制御エ
リア３２およびエラー処理実行手段３３と、出力処理部
４と、ハードウェア５は、前述した従来の情報処理シス
テムと同じ機能を持つ。
エラー処理部３のエラー処理制御手段３１は従来処理と
比べ機能は同じだが、内部の処理内容が異なる。
比べ機能は同じだが、内部の処理内容が異なる。
エラー情報制御部６はエラー情報判別手段６１とエラー
処理制御情報テーブル６２とで構成されている。エラー
処理制御情報テーブル６２は前述したエラー処理内容を
格納しているエリアである。
処理制御情報テーブル６２とで構成されている。エラー
処理制御情報テーブル６２は前述したエラー処理内容を
格納しているエリアである。
エラー情報判別手段６１はエラー処理部３より渡された
エラー情報に従ってエラー処理制御情報テーブル６２を
検索するための情報を生成する。
エラー情報に従ってエラー処理制御情報テーブル６２を
検索するための情報を生成する。
ここで例として、第９図のエラー処理内容−覧のエラー
Ａが発生した場合のエラー処理部３の流れについて説明
する。なお、エラー処理部３へ制御が移るまでは従来の
処理と同じである。
Ａが発生した場合のエラー処理部３の流れについて説明
する。なお、エラー処理部３へ制御が移るまでは従来の
処理と同じである。
エラー処理部３は最初にエラー情報制御部６に制御を移
し、エラー処理制御情報テーブル６２を検索させる。エ
ラー情報制御部６はエラー情報判別手段６１を実行する
。
し、エラー処理制御情報テーブル６２を検索させる。エ
ラー情報制御部６はエラー情報判別手段６１を実行する
。
第２図はエラー情報判別手段６１のフローチャートであ
り、エラー情報判別ステップ７とエラー処理制御テーブ
ル用添字割り当てステップ８を備えている。エラー情報
判別手段６１は受は取ったエラー情報を判別（ステップ
７）し、エラー処理制御情報テーブル６２（第４図参照
）のエラーＡを指す添字′″Ｏ＋＋を検索（ステップ７
）し、エラー処理部３へ伝える。エラー処理部３はこの
添字をエラー処理制御手段３１へ渡し実行する。
り、エラー情報判別ステップ７とエラー処理制御テーブ
ル用添字割り当てステップ８を備えている。エラー情報
判別手段６１は受は取ったエラー情報を判別（ステップ
７）し、エラー処理制御情報テーブル６２（第４図参照
）のエラーＡを指す添字′″Ｏ＋＋を検索（ステップ７
）し、エラー処理部３へ伝える。エラー処理部３はこの
添字をエラー処理制御手段３１へ渡し実行する。
第３図はエラー処理制御手段３１のフローチャートであ
り、エラー処理制御エリア３２のクリアステップ９と、
エラー処理制御情報テーブル内容判断ステップ］０・１
２・１４・１６と、エラー処理制御エリア内設定ステッ
プ１１・１３・１５・１７を備えている。
り、エラー処理制御エリア３２のクリアステップ９と、
エラー処理制御情報テーブル内容判断ステップ］０・１
２・１４・１６と、エラー処理制御エリア内設定ステッ
プ１１・１３・１５・１７を備えている。
エラー処理制御手段３Ｊは、最初に、エラー処理制御ニ
リア３２をクリア（ステップ９）し、エラー処理制御情
報テーブル６２の最大リトライ回数以上リトライを行っ
たかをチエツクする（ステップ１０）。エラーＡの場合
、リトライを最大１０回行わなければならないので、ス
テップ１１と、エラー処理実行手段３３におけるステッ
プ４２を通過し、リトライを１０回行う。そしてなおも
エラーが発生した場合、ステップ１０で真になる。
リア３２をクリア（ステップ９）し、エラー処理制御情
報テーブル６２の最大リトライ回数以上リトライを行っ
たかをチエツクする（ステップ１０）。エラーＡの場合
、リトライを最大１０回行わなければならないので、ス
テップ１１と、エラー処理実行手段３３におけるステッ
プ４２を通過し、リトライを１０回行う。そしてなおも
エラーが発生した場合、ステップ１０で真になる。
次に処理１実行チエツク（ステップ１２）で真となり、
エラー処理制御エリア３２のエラー処理１エリアに実行
を表す値ＩＩ Ｉ ＋＋をセットする（ステップ１３）
。そして処理２実行チエツク（ステップ１４）では偽、
メツセージ出力チエツク（ステップ１６）では真となり
、エラー処理制御エリア３２のメツセージ出カニリアに
実行を表す値” １ ’″をセット （ステップ１７）
Ｌ、エラー処理制御手段３１を終える。
エラー処理制御エリア３２のエラー処理１エリアに実行
を表す値ＩＩ Ｉ ＋＋をセットする（ステップ１３）
。そして処理２実行チエツク（ステップ１４）では偽、
メツセージ出力チエツク（ステップ１６）では真となり
、エラー処理制御エリア３２のメツセージ出カニリアに
実行を表す値” １ ’″をセット （ステップ１７）
Ｌ、エラー処理制御手段３１を終える。
以降、従来のエラー処理実行手段３３により実行される
。
。
なお、リトライを１０回実行した時点でエラーが例えば
■（エラ〜Ａ）から■（エラーＧ）へ変化した場合、添
字がＬＬ Ｏ＋＋からＩＩ ６ ＋＋へ変更となり、処
理１が実行される。
■（エラ〜Ａ）から■（エラーＧ）へ変化した場合、添
字がＬＬ Ｏ＋＋からＩＩ ６ ＋＋へ変更となり、処
理１が実行される。
又、エラー処理内容が変更になった時はエラー処理制御
テーブル内情報の変更をし、エラー処理が追加になった
時はエラー処理制御テーブルへ情報を追加するだけでよ
い。したがってエラー処理に対する改造は正確に且つ容
易に行うことができる。
テーブル内情報の変更をし、エラー処理が追加になった
時はエラー処理制御テーブルへ情報を追加するだけでよ
い。したがってエラー処理に対する改造は正確に且つ容
易に行うことができる。
以上の説明で明らかな如く、本発明のエラー処理制御方
式によれば、エラー処理制御手段における処理ロジック
を簡単にし、エラー処理内容の変更やエラー処理の追加
を正確に且つ容易に行なえるという効果を得ることがで
きる。
式によれば、エラー処理制御手段における処理ロジック
を簡単にし、エラー処理内容の変更やエラー処理の追加
を正確に且つ容易に行なえるという効果を得ることがで
きる。
第１図は本発明のエラー処理制御方式を含む情報処理シ
ステムの構成図、第２図はエラー情報判別手段を示すフ
ローチャート、第３図はエラー処理制御手段を示すフロ
ーチャート、第４図はエラー処理制御情報テーブルを示
す説明図、第５図は従来の情報処理システムの構成図、
第６図は従来の情報処理システムにおけるエラー処理制
御手段のフローチャート、第７図はエラー処理制御エリ
アを示す説明図、第８図はエラー処理実行手段のフロー
チャート、第９図はエラー処理内容−覧を示す説明図で
ある。 ｌ・・・・・・入力処理部、２・・・・データ処理部、
０ ３・・・・・・エラー処理部、４・・・・出力処理部、
５ハードウエア、６・・・・・エラー情報制御部。
ステムの構成図、第２図はエラー情報判別手段を示すフ
ローチャート、第３図はエラー処理制御手段を示すフロ
ーチャート、第４図はエラー処理制御情報テーブルを示
す説明図、第５図は従来の情報処理システムの構成図、
第６図は従来の情報処理システムにおけるエラー処理制
御手段のフローチャート、第７図はエラー処理制御エリ
アを示す説明図、第８図はエラー処理実行手段のフロー
チャート、第９図はエラー処理内容−覧を示す説明図で
ある。 ｌ・・・・・・入力処理部、２・・・・データ処理部、
０ ３・・・・・・エラー処理部、４・・・・出力処理部、
５ハードウエア、６・・・・・エラー情報制御部。
Claims (1)
- 入力処理部とデータ処理部と出力処理部とエラー処理実
行の制御を行うエラー処理部とを備える情報処理システ
ムにおいて、各種エラー対応処理情報が格納されている
エラー処理制御テーブルとエラー内容から前記テーブル
を検索する情報を作成するエラー情報判別手段とを含む
エラー情報制御部を備え、前記エラー処理部のエラー処
理制御手段を前記エラー情報制御部からの情報に従って
更新することを特徴とするエラー処理制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151581A JPH0314132A (ja) | 1989-06-13 | 1989-06-13 | エラー処理制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151581A JPH0314132A (ja) | 1989-06-13 | 1989-06-13 | エラー処理制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0314132A true JPH0314132A (ja) | 1991-01-22 |
Family
ID=15521646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151581A Pending JPH0314132A (ja) | 1989-06-13 | 1989-06-13 | エラー処理制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0314132A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50136583A (ja) * | 1974-04-19 | 1975-10-29 | ||
| JPS60103456A (ja) * | 1983-11-11 | 1985-06-07 | Toshiba Corp | プログラマブルコントロ−ラ |
| JPS62295109A (ja) * | 1986-06-16 | 1987-12-22 | Hitachi Ltd | プログラマブルコントロ−ラのシ−ケンスプログラム実行方式 |
-
1989
- 1989-06-13 JP JP1151581A patent/JPH0314132A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50136583A (ja) * | 1974-04-19 | 1975-10-29 | ||
| JPS60103456A (ja) * | 1983-11-11 | 1985-06-07 | Toshiba Corp | プログラマブルコントロ−ラ |
| JPS62295109A (ja) * | 1986-06-16 | 1987-12-22 | Hitachi Ltd | プログラマブルコントロ−ラのシ−ケンスプログラム実行方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0314132A (ja) | エラー処理制御方式 | |
| Carver et al. | Deterministic execution testing of concurrent Ada programs | |
| US5426767A (en) | Method for distinguishing between a 286-type central processing unit and a 386-type central processing unit | |
| JP3637606B2 (ja) | データ処理装置 | |
| JPH09146782A (ja) | ジョブ間データ引き継ぎにおける異常発生時の対応方法 | |
| JP2003091431A (ja) | テストシナリオ選択実行システム、方法、およびプログラム | |
| JPS62150432A (ja) | コマンド解析方式 | |
| JP2699436B2 (ja) | パラメータ検査処理方法 | |
| JPH1031584A (ja) | ソフトウエアの検証自動化装置 | |
| JP2586155B2 (ja) | 論理シミュレータ | |
| JP2560545B2 (ja) | インタフェース検査処理装置 | |
| JPH02231638A (ja) | オブジエクト指向データベース管理システムにおけるメツセージ処理方法 | |
| JPH04336631A (ja) | エラーメッセージ出力方式 | |
| JPH04143841A (ja) | 複数ホスト間のデータベース更新方式 | |
| JPH0398123A (ja) | 時刻スタンプ付き命令系列処理装置 | |
| JPH0313779B2 (ja) | ||
| JPH0384633A (ja) | プログラムエラー検出装置 | |
| JPH0279271A (ja) | 磁気ディスク装置の障害処理方式 | |
| JPS60175154A (ja) | 命令置換方式 | |
| JPS62282338A (ja) | デ−タ処理装置における移送命令の再試行方式 | |
| JPH05100829A (ja) | コンパイルユニツト管理方式 | |
| JPS62224833A (ja) | デ−タ形式の適否検査方式 | |
| JPH0667858A (ja) | ロードモジュール更新情報管理方式 | |
| JPH04324525A (ja) | プログラム移植支援装置 | |
| JPH0749804A (ja) | データベース更新方式 |