JPH03139887A - Apdバイアス電圧制御方式 - Google Patents
Apdバイアス電圧制御方式Info
- Publication number
- JPH03139887A JPH03139887A JP1278898A JP27889889A JPH03139887A JP H03139887 A JPH03139887 A JP H03139887A JP 1278898 A JP1278898 A JP 1278898A JP 27889889 A JP27889889 A JP 27889889A JP H03139887 A JPH03139887 A JP H03139887A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- bias voltage
- apd
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 230000003287 optical effect Effects 0.000 abstract description 24
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 abstract 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 abstract 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 abstract 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 abstract 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 abstract 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
APDバイアス電圧制御方式に関し、特に光通信システ
ムの光受信方式におけるAPDバイアス電圧制御方式に
関する。
ムの光受信方式におけるAPDバイアス電圧制御方式に
関する。
従来、光通信システムの光受信方式において、受光素子
としてアバランシェ・フォト・ダイオード(APD)が
よく用いられる。APDはバイアス電圧の増加にともな
って増倍率が大きくなる性質を有しており、光信号を電
気信号に変換した際、電気信号振幅が一定となるように
APDバイアス電圧を制御する手段が知られている。ま
た、APDバイアス電圧が大きすぎる場合は、APDが
光受信信号に応答しなくなる性質も知られている。
としてアバランシェ・フォト・ダイオード(APD)が
よく用いられる。APDはバイアス電圧の増加にともな
って増倍率が大きくなる性質を有しており、光信号を電
気信号に変換した際、電気信号振幅が一定となるように
APDバイアス電圧を制御する手段が知られている。ま
た、APDバイアス電圧が大きすぎる場合は、APDが
光受信信号に応答しなくなる性質も知られている。
第2図(a)は従来のAPDバイアス電圧制御方式の一
例を示す回路ブロック図である。APDl、等化増幅回
路2.ピーク値検出回路3.オペアンプ10.高電圧変
換回路9.最大電圧制御回路11によって構成されてい
る。光信号に対しAPDlで光電気変換が施され、得ら
れた電気信号は等化増幅回路2で増幅される。次に、ピ
ーク値検出回路3で、増幅された電気信号のピーク値が
検出され、これが一定となるようオペアンプ10、高電
圧変換回路9.最大電圧制御回路11によってAPD
1に負帰還がかがるよう構成されている。
例を示す回路ブロック図である。APDl、等化増幅回
路2.ピーク値検出回路3.オペアンプ10.高電圧変
換回路9.最大電圧制御回路11によって構成されてい
る。光信号に対しAPDlで光電気変換が施され、得ら
れた電気信号は等化増幅回路2で増幅される。次に、ピ
ーク値検出回路3で、増幅された電気信号のピーク値が
検出され、これが一定となるようオペアンプ10、高電
圧変換回路9.最大電圧制御回路11によってAPD
1に負帰還がかがるよう構成されている。
第2図(b)、(c)は第2図(a)における最大電圧
制御回路の第1.第2の例を示す回路図である。高電圧
変換回路9とAPDI間に第2図(b)に示すように直
列に抵抗を挿入して自己バイアス回路を構成したり、第
2図(c)に示すようにL型抵抗減衰器を挿入して高電
圧変換回路9の出力ダイナミックレンジを制限するよう
構成してAPDIに過大電圧が印加されるのを防いでい
る。
制御回路の第1.第2の例を示す回路図である。高電圧
変換回路9とAPDI間に第2図(b)に示すように直
列に抵抗を挿入して自己バイアス回路を構成したり、第
2図(c)に示すようにL型抵抗減衰器を挿入して高電
圧変換回路9の出力ダイナミックレンジを制限するよう
構成してAPDIに過大電圧が印加されるのを防いでい
る。
最近では、光入力信号の振幅の時間変化に対してできる
だけ高速でAPDバイアス制御が追従する要求がある6
上述した従来のAPDバイアス電圧制御方式は、APD
に過大電圧が印加されないように最大電圧制御回路がA
PDと高電圧変換回路間に挿入される構成となっている
。この最大電圧制御回路は数十にΩであり、APDのパ
スコンとして数μFの容量が加わるため、APDバイア
ス電圧制御回路の時定数は数百μsec 、となり、こ
れ以上のAPDバイアス制御の高速化は困難となる欠点
を有している。
だけ高速でAPDバイアス制御が追従する要求がある6
上述した従来のAPDバイアス電圧制御方式は、APD
に過大電圧が印加されないように最大電圧制御回路がA
PDと高電圧変換回路間に挿入される構成となっている
。この最大電圧制御回路は数十にΩであり、APDのパ
スコンとして数μFの容量が加わるため、APDバイア
ス電圧制御回路の時定数は数百μsec 、となり、こ
れ以上のAPDバイアス制御の高速化は困難となる欠点
を有している。
第3図は光入力断時のAPDバイアス電圧とピーク値検
出回路出力電圧の関係を示す図である。
出回路出力電圧の関係を示す図である。
APDバイアス電圧が過大となると、ピーク値検出回路
出力電圧が小さくなり、ついには光入力信号に反応しな
い領域となる。従来のAPDバイアス電圧制御方式では
、最大電圧制御回路を削除し時定数を小さくしても、光
入力が断となったときはAPDバイアス電圧が過大とな
り光信号に応答しない領域となってしまうため、光信号
が入力されてもAPDバイアス電圧がしかるべき値に復
帰しないという問題点がある。
出力電圧が小さくなり、ついには光入力信号に反応しな
い領域となる。従来のAPDバイアス電圧制御方式では
、最大電圧制御回路を削除し時定数を小さくしても、光
入力が断となったときはAPDバイアス電圧が過大とな
り光信号に応答しない領域となってしまうため、光信号
が入力されてもAPDバイアス電圧がしかるべき値に復
帰しないという問題点がある。
本発明のAPDバイアス電圧制御方式は、ピーク値検出
回路出力をそれぞれ非反転増幅9反転増幅する第1.第
2のオペアンプと、この第1.第2のオペアンプの出力
の直流信号の論理和信号を反転増幅する第3のオペアン
プと、この第3のオペアンプ出力を入力信号とする高電
圧変換回路とを備えることを特徴とする。
回路出力をそれぞれ非反転増幅9反転増幅する第1.第
2のオペアンプと、この第1.第2のオペアンプの出力
の直流信号の論理和信号を反転増幅する第3のオペアン
プと、この第3のオペアンプ出力を入力信号とする高電
圧変換回路とを備えることを特徴とする。
次に、本発明について第1図、第3図を参照して説明す
る。
る。
第1図は本発明のAPDバイアス電圧制御方式の一実施
例を示す回路ブロック図である。
例を示す回路ブロック図である。
ピーク値検出回路3出力を2つのオペアンプ4.5に接
続し、一方はオペアンプ4により非反転増幅し、もう一
方はオペアンプ5により反転増幅し、得られた2つの直
流信号をトランジスタQ6.Q7により論理和をとり、
さらにオペアンプ8で反転増幅しこれを高電圧変換回路
9の入力信号とするよう構成している。オペアンプ4の
参照電圧(REFI)は、光信号入力時の等化増幅回路
2出力振幅が所定の値となるよう調整される。またオペ
アンプ5の参照電圧(REF2)は、ピーク値検出回路
3出力電圧が第3図における電圧V1となるよう調整さ
れる。光入力があると、ピーク値検出回路3.オペアン
プ4.トランジスタQ7.オペアンプ8.高電圧変換回
路9で構成される負帰還ループで等化増幅回路2の出力
振幅が一定となる。また光入力が断となると、ピーク値
検出回路3.オペアンプ5.トランジスタQ6.オペア
ンプ8.高電圧変換回路9で構成されるループで光入力
断時のAPDバイアス電圧とピーク値検出回路出力電圧
の関係から負帰還ループが構成されるので、APDバイ
アス電圧は第3図のVlで定まる電圧となる。
続し、一方はオペアンプ4により非反転増幅し、もう一
方はオペアンプ5により反転増幅し、得られた2つの直
流信号をトランジスタQ6.Q7により論理和をとり、
さらにオペアンプ8で反転増幅しこれを高電圧変換回路
9の入力信号とするよう構成している。オペアンプ4の
参照電圧(REFI)は、光信号入力時の等化増幅回路
2出力振幅が所定の値となるよう調整される。またオペ
アンプ5の参照電圧(REF2)は、ピーク値検出回路
3出力電圧が第3図における電圧V1となるよう調整さ
れる。光入力があると、ピーク値検出回路3.オペアン
プ4.トランジスタQ7.オペアンプ8.高電圧変換回
路9で構成される負帰還ループで等化増幅回路2の出力
振幅が一定となる。また光入力が断となると、ピーク値
検出回路3.オペアンプ5.トランジスタQ6.オペア
ンプ8.高電圧変換回路9で構成されるループで光入力
断時のAPDバイアス電圧とピーク値検出回路出力電圧
の関係から負帰還ループが構成されるので、APDバイ
アス電圧は第3図のVlで定まる電圧となる。
以上説明したように本発明のAPDバイアス電圧制御方
式は、光入力信号が断となってもAPDに過失バイアス
電圧が印加されないようにループ制御をかける構成とし
たことにより、最大電圧制御回路を削除してAPDバイ
アス電圧制御回路の時定数を小さくできるという効果を
有する。
式は、光入力信号が断となってもAPDに過失バイアス
電圧が印加されないようにループ制御をかける構成とし
たことにより、最大電圧制御回路を削除してAPDバイ
アス電圧制御回路の時定数を小さくできるという効果を
有する。
第1図は本発明のAPDバイアス電圧制御方式の一実施
例を示す回路ブロック図、第2図(a)は従来のAPD
バイアス電圧制御方式の一例を示す回路ブロック図、第
2図(b)、(c)は第2図(a)における最大電圧制
御回路の第1.第2の例を示す回路図、第3図は光入力
断時のAPDバイアス電圧とピーク値検出回路出力電圧
の関係を示す図である。 1・・・APD、2・・・等化増幅回路、3・・・ピー
ク値検出回路、4,5,8.10・・・オペアンプ、6
゜7・・・トランジスタ、9・・・高電圧変換回路、1
1・・・最大電圧制御回路。
例を示す回路ブロック図、第2図(a)は従来のAPD
バイアス電圧制御方式の一例を示す回路ブロック図、第
2図(b)、(c)は第2図(a)における最大電圧制
御回路の第1.第2の例を示す回路図、第3図は光入力
断時のAPDバイアス電圧とピーク値検出回路出力電圧
の関係を示す図である。 1・・・APD、2・・・等化増幅回路、3・・・ピー
ク値検出回路、4,5,8.10・・・オペアンプ、6
゜7・・・トランジスタ、9・・・高電圧変換回路、1
1・・・最大電圧制御回路。
Claims (1)
- ピーク値検出回路出力をそれぞれ非反転増幅、反転増
幅する第1、第2のオペアンプと、この第1、第2のオ
ペアンプの出力の直流信号の論理和信号を反転増幅する
第3のオペアンプと、この第3のオペアンプ出力を入力
信号とする高電圧変換回路とを備えることを特徴とする
APDバイアス電圧制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1278898A JPH03139887A (ja) | 1989-10-25 | 1989-10-25 | Apdバイアス電圧制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1278898A JPH03139887A (ja) | 1989-10-25 | 1989-10-25 | Apdバイアス電圧制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03139887A true JPH03139887A (ja) | 1991-06-14 |
Family
ID=17603640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1278898A Pending JPH03139887A (ja) | 1989-10-25 | 1989-10-25 | Apdバイアス電圧制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03139887A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334609A (ja) * | 1993-05-26 | 1994-12-02 | Nec Corp | バーストモードディジタル受信器 |
-
1989
- 1989-10-25 JP JP1278898A patent/JPH03139887A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06334609A (ja) * | 1993-05-26 | 1994-12-02 | Nec Corp | バーストモードディジタル受信器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4764732A (en) | Switchable mode amplifier for wide dynamic range | |
JP3418654B2 (ja) | プリアンプ | |
EP0181146A2 (en) | Transimpedance amplifier circuit | |
US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
CN209787128U (zh) | 一种跨阻放大器和跨阻放大器电路 | |
US4115741A (en) | Fast attack automatic gain control circuit | |
JPS5929013B2 (ja) | 光agc回路 | |
GB1437964A (en) | Asynchronous pulse receiver | |
JP2009038556A (ja) | リミッタアンプ回路 | |
JPS62202635A (ja) | 光受信回路 | |
JPH03139887A (ja) | Apdバイアス電圧制御方式 | |
JPH01286655A (ja) | 光受信回路 | |
JP3844544B2 (ja) | 光受信回路 | |
JPS58165020A (ja) | 光電変換装置 | |
JP2919175B2 (ja) | 線形補償回路 | |
JPS6047783B2 (ja) | 自動利得制御方式 | |
JPH079450Y2 (ja) | 光受信回路 | |
JPH0222873A (ja) | アバランシエホトダイオードのバイアス回路の温度補償回路 | |
JPH01149558A (ja) | 光伝送データ受信回路 | |
JP2575649B2 (ja) | 光受信回路の増幅回路 | |
JPH02206261A (ja) | 光入力断検出回路 | |
KR100221655B1 (ko) | 광신호 검출 방법 및 검출기 | |
CA1283463C (en) | Switchable mode amplifier for wide dynamic range | |
JPH03273720A (ja) | 光受信装置 | |
JP3518559B2 (ja) | 受光信号検出回路及び受光信号処理装置 |