JPH03139828A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03139828A
JPH03139828A JP27884189A JP27884189A JPH03139828A JP H03139828 A JPH03139828 A JP H03139828A JP 27884189 A JP27884189 A JP 27884189A JP 27884189 A JP27884189 A JP 27884189A JP H03139828 A JPH03139828 A JP H03139828A
Authority
JP
Japan
Prior art keywords
hole
substrate
metal
wiring
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27884189A
Other languages
English (en)
Inventor
Naoto Matsuo
直人 松尾
Shozo Okada
岡田 昌三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27884189A priority Critical patent/JPH03139828A/ja
Publication of JPH03139828A publication Critical patent/JPH03139828A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関し、特に集積回路の
′配線コンタクトの形成方法に関する。
従来の技術 従来、第2図に断面図を示すように、半導体基板1上に
形成された絶縁膜2に、配線コンタクト用の開孔3を形
成し、配線用金属膜4を化学的気相蒸着法(CVD法)
または物理的気相蒸着法(PVD法)によシ半導体基板
1上に形成していた。
発明が解決しようとする課題 従来方法では、開孔のアスペクト比すなわち開孔の孔径
に対する深さの比が1より太きくなると、開孔段差部で
は配線用金属膜4の膜厚が薄く、いわゆるステップカバ
レージが不充分となり、配線抵抗が大き(なるという問
題があった。
課題を解決するための手段 本発明は、半導体基板上またはパターニングされた配線
用金属薄膜上に絶縁膜を形成し、前記絶縁膜にコンタク
ト孔を形成し、緻密な導電体薄膜を前記コンタクト孔の
内壁および底面に形成する工程、前記半導体基板を陰極
、金属を陽極とし、両電極を対向配置して、前記の陽極
とした金属のイオンを含む電解質溶液中に浸し、電気分
解によリコンタクト孔内に前記金属を析出、充填させる
工程、前記半導体基板表面に配線用金属膜を被着する工
程を有するものである。
作  用 本発明の製造方法をとることによシ、配線材料のコンタ
クト開孔の段差部におけるステップカバレージ性が向上
する。すなわち、配線金属の膜厚が極度に薄い部分がな
くなる。
実施例 本発明の一実施例を説明するための断面図を第1図に示
す。第1図aはp型シリコン基板6の表面に形成された
拡散層6A上に、第1図すは配線用金属薄膜6B上に、
コンタクト孔を形成した場合を示す。p型シリコン基板
5または配線用金属薄膜6B上に、絶縁膜であるボロン
燐ガラス膜(BPSG膜)2を被着し、このBPSG膜
にコンタクト孔を開孔し、このコンタクト孔の側壁およ
び底面に厚さ20nmの窒化チタニウム膜7を形成し、
第1図Cに示すように、シリコン基板5を接地電位とし
て、半導体基板と同形の銅板8を陽極として、両電極を
1〜211M離して対向配置して、硫酸銅(Cu S 
O4)水溶液9中に浸し、電気分解を行い、第1図a、
bに示すように、コンタクト孔内部にのみ銅10を充填
する。その後、配線用金属膜4を半導体基板に被着し、
よく知られた従来のフォトプロセス法により配線を形成
した。
シリコン基板5と銅板8との間隔を小さくすること、お
よび銅板をシリコン基板とほぼ同じ大きさにすることに
より、コンタクト孔内部へ空隙を生ずることな(銅を充
填できる。これは、本発明におけるコンタクト孔内部へ
の金属充填プロセスの反応律速段階が、金属イオンの溶
液中での拡散過程にあるため、この経路を短く、かつ金
属板の面積を大きくし、拡散物質を多量にしたからであ
る。
以上では、コンタクト孔内を充填する金属を銅とした例
を述べだが、アルミニウム、タングステンを用いること
もできる。また、緻密な導電体薄膜を窒化チタニウム(
T i N )としたが、窒化タンタル(TaN)を用
いることもできる。
発明の効果 本発明の製造方法をとることにより、アスペクト比が大
きいコンタクト孔に、金属を空隙を生ずることなく充填
することができる。その結果、配線のコンタクト部分に
おける金属膜が、充分厚くなり、配線部分で抵抗が大き
くなることはない。
また、断線の危険性が小さくなり、半導体装置製造の歩
留が飛躍的に向上した。
【図面の簡単な説明】
第1図は本発明の半導体装置の製造方法の実施例を説明
するための断面図、第2図は従来方法を説明するための
断面図である。 2・・・・・・ボロン燐ガラス膜(BPSG膜)、4・
・・・・・配線用金属膜、6・・・・・・p型シリコン
基板、6B・・・・・・配線用金属薄膜、7・・・・・
・窒化チタニウム膜、8・・・・・・銅板、9・・・・
・・硫酸銅水溶液、1o・・・・・・銅。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上、またはパターニングされた配線用金属
    薄膜上に絶縁膜を形成し、前記絶縁膜にコンタクト孔を
    形成する工程、緻密な導電体薄膜を前記コンタクト孔の
    内壁および底面に形成する工程、前記半導体基板を陰極
    、金属を陽極とし、両電極を対向配置して、前記の陽極
    とした金属のイオンを含む電解質溶液中に浸し、電気分
    解によりコンタクト孔内に前記金属を析出、充填させる
    工程、前記半導体基板表面に配線用金属膜を被着する工
    程を有することを特徴とする半導体装置の製造方法。
JP27884189A 1989-10-25 1989-10-25 半導体装置の製造方法 Pending JPH03139828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27884189A JPH03139828A (ja) 1989-10-25 1989-10-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27884189A JPH03139828A (ja) 1989-10-25 1989-10-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03139828A true JPH03139828A (ja) 1991-06-14

Family

ID=17602898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27884189A Pending JPH03139828A (ja) 1989-10-25 1989-10-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03139828A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644589A2 (de) * 1993-09-14 1995-03-22 Siemens Aktiengesellschaft Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0644589A2 (de) * 1993-09-14 1995-03-22 Siemens Aktiengesellschaft Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau
EP0644589A3 (de) * 1993-09-14 1996-03-20 Siemens Ag Verfahren zur Kontaktlochauffüllung in einem Halbleiterschichtaufbau.

Similar Documents

Publication Publication Date Title
US4898841A (en) Method of filling contact holes for semiconductor devices and contact structures made by that method
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
US6294467B1 (en) Process for forming fine wiring
JPH0680737B2 (ja) 半導体装置の製造方法
US5804501A (en) Method for forming a wiring metal layer in a semiconductor device
GB2245596A (en) A method for forming a metal layer in a semiconductor device
JP3329696B2 (ja) 半導体装置の製造方法
US5198389A (en) Method of metallizing contact holes in a semiconductor device
JP2001237311A (ja) 半導体素子の配線形成方法
US6541379B2 (en) Wiring forming method for semiconductor device
US5296407A (en) Method of manufacturing a contact structure for integrated circuits
US5380680A (en) Method for forming a metal contact of a semiconductor device
JP2000216240A (ja) 接点/バイアの接着層を製造するための方法
JP4829389B2 (ja) 半導体素子の配線形成方法
JP2616402B2 (ja) 半導体装置の製造方法
JPH03139828A (ja) 半導体装置の製造方法
JP2618093B2 (ja) 電子ボードの多層ネットワークの金属層を相互接続する方法
JPH01147845A (ja) 半導体装置の金属化層間の相互接続を提供する方法及び装置
JPH1064844A (ja) 半導体素子のプラグ形成方法
KR940011732B1 (ko) 반도체장치의 제조방법
JPS6334954A (ja) 半導体装置およびその製造方法
JP2660072B2 (ja) コンタクトの形成方法
JPS622654A (ja) 半導体装置およびその製造方法
KR0156122B1 (ko) 반도체장치의 제조방법
KR100467494B1 (ko) 금속배선 콘텍홀의 구리 전착막 형성방법