JPH03138936A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH03138936A
JPH03138936A JP27740689A JP27740689A JPH03138936A JP H03138936 A JPH03138936 A JP H03138936A JP 27740689 A JP27740689 A JP 27740689A JP 27740689 A JP27740689 A JP 27740689A JP H03138936 A JPH03138936 A JP H03138936A
Authority
JP
Japan
Prior art keywords
nitride film
oxide film
film
nitride
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27740689A
Other languages
Japanese (ja)
Inventor
Teruto Onishi
照人 大西
Yoshiaki Kato
義明 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27740689A priority Critical patent/JPH03138936A/en
Publication of JPH03138936A publication Critical patent/JPH03138936A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To form an element isolating oxide film in compliance with the designed dimensions and to make it possible to flatten the element isolating oxide film by forming the side wall formed of a second nitride film on the side surface of the pattern of a first nitride film, performing the first oxidation with the first and second nitride films as masks, and forming a first oxide film. CONSTITUTION:A side wall with a second nitride film 6 is formed at an opening part in a first nitride film 3 by etching. Thereafter, the first oxidation for element isolation is performed, and a first oxide film 8 is formed. When the nitride films 3 and 7 are removed with hot phosphoric acid, an oxide film shape is obtained. When selective oxidation is performed, the oxidation occurs in an isotropic mode. Therefore, a part beneath the nitride film is also oxidized. Since the size is decreased by the side wall 7 of the second nitride film, the element isolating region in conformity with the size of the mask can be formed by optimizing the size of the side wall 7. In this way, the manufacturing method by which the elements can be isolated in compliance with the dimensions of the mask and the element isolation and the flattening of the oxide film can be achieved is obtained.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は トランジスター等の素子間分離の形成に対す
る半導体装置の製造方法に関するものである 従来の技術 第5図に従来の方法による素子分離形成工程の構造断面
図を示も シリコン基板1上に酸化膜2を形成し 続い
て窒化膜3を形成する(第5図(a))。フォトリソグ
ラフィーの技術を用いてレジストの素子分離パターン4
を形成し ドライエツチング技術を用いて窒化膜3だけ
をエツチングする(第5図(b))。その後レジスト4
を除去して素子分離用の酸化を行う。窒化膜3は酸化さ
れにくいた八 窒化膜3のない部分が酸化されて第5図
(C)のような酸化膜5の構造ガ(つくられ この酸化
膜5で素子分離を行う。最後に窒化膜3を除去する(第
5図(d))。このような素子分離形成法はLOCO8
法と呼ばれていも 発明が解決しようとする課題 LOCO3法で素子分離用の酸化を行うと、酸化は等方
的に起こるために窒化膜3の下も酸化されも そのとき
の酸化膜の入り込みをバーズビークと呼4t、このバー
ズビークにより、素子が微細化して(ると設計通りの寸
法が得られ哄 素子特性の悪化またはそれを避けるため
にチップサイズの増加という問題が生じてくム さらに
酸化膜の堆積膨張にともない酸化膜がシリコン基板面よ
りでるために基板に凹凸が生よ その後の配線形成でス
テップカバレッジの悪化の問題を生じも シリコン基板
を直接エツチングしても同様の効果は得られるがエツチ
ングの均一性などでまだ問題があも 本発明1友 かかる点に鑑へ 設計寸法通りの素子分離
酸化膜を形成し かつ素子分離酸化膜の平坦化を実施す
ることが可能な半導体装置の製造方法を提供することを
目的とすa 課題を解決するための手段 本発明(1)l;L  シリコン基板の酸化により素子
分離領域を形成する工程において、シリコン基板上に第
1の窒化膜を堆積する工程と、素子分離領域の前記第1
の窒化膜をエツチングした抵 前記第1の窒化膜の上に
第2の窒化膜を堆積する工程と、前記第2の窒化膜を異
方性エツチングして前記第1の窒化膜のパターン側面に
前記第2の窒化膜でできたサイドウオールを形成する工
程と、前記第1、第2の窒化膜をマスクにして第1の酸
化を行い、第1の酸化膜を形成する工程とを含むことを
特徴とする半導体装置の製造方法であム また本発明(20;t、、  シリフン基板の酸化によ
り素子分離領域を形成する工程において、シリコン基板
上に第1の窒化膜を堆積する工程と、素子分離領域の前
記第1の窒化膜をエツチングした乳 前記第1の窒化膜
をマスクにして第1の酸化を行(X。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method for manufacturing a semiconductor device for forming isolation between elements such as transistors.Prior art Fig. 5 shows a structure of a process for forming element isolation by a conventional method. As shown in the cross-sectional view, an oxide film 2 is formed on a silicon substrate 1, and then a nitride film 3 is formed (FIG. 5(a)). Element isolation pattern 4 of resist using photolithography technology
Then, only the nitride film 3 is etched using a dry etching technique (FIG. 5(b)). Then resist 4
is removed and oxidized for element isolation. Since the nitride film 3 is difficult to oxidize, the parts without the nitride film 3 are oxidized to form the structure of the oxide film 5 as shown in FIG. 5(C). Device isolation is performed using this oxide film 5. The film 3 is removed (FIG. 5(d)). Such an element isolation formation method is LOCO8.
When oxidation for device isolation is performed using the LOCO3 method, the oxidation occurs isotropically, so even if the area under the nitride film 3 is oxidized, the oxide film will not penetrate into the oxide film at that time. This bird's beak is called a bird's beak, and this bird's beak causes the device to become smaller (and the dimensions as designed cannot be obtained), resulting in problems such as deterioration of device characteristics or an increase in chip size to avoid this. As the oxide film expands, the oxide film comes out from the surface of the silicon substrate, creating unevenness on the substrate.The problem of deterioration of step coverage occurs during subsequent wiring formation.Although the same effect can be obtained by directly etching the silicon substrate, etching Although there are still problems with the uniformity of the semiconductor device, the present invention takes into consideration the above-mentioned problems. In view of this, there is provided a method for manufacturing a semiconductor device that can form an element isolation oxide film according to the designed dimensions and planarize the element isolation oxide film. A Means for Solving the Problems The present invention (1) l;L In the step of forming an element isolation region by oxidizing a silicon substrate, a first nitride film is deposited on the silicon substrate. and the first step in the element isolation region.
A step of depositing a second nitride film on the first nitride film, and anisotropically etching the second nitride film to form a pattern side surface of the first nitride film. The method includes the steps of forming a sidewall made of the second nitride film, and performing a first oxidation using the first and second nitride films as masks to form a first oxide film. A method for manufacturing a semiconductor device, characterized in that the present invention (20; t), in the step of forming an element isolation region by oxidizing the silicon substrate, the step of depositing a first nitride film on the silicon substrate; Etching the first nitride film in the element isolation region First oxidation is performed using the first nitride film as a mask (X).

第1の酸化膜を形成する工程と、前記第1の窒化膜をマ
スクにして前記第1の酸化膜をエツチングする工程と、
前記第1の窒化膜の上から第2の窒化膜を堆積する工程
と、前記第2の窒化膜を異方性エツチングして前記第1
の窒化膜のパターン側面に前記第2の窒化膜でできたサ
イドウオールを形成する工程と、前記第1.第2の窒化
膜をマスクにして第2の酸化を行−入 第2の酸化膜を
形成する工程とを含むことを特徴とする半導体装置の製
造方法であも 作用 本発明(1)、(2)g!  第2の窒化膜のサイドウ
オールを形成することにより、素子分離用酸化膜を形成
したときにバーズビークができてもサイドウオールによ
り寸法が短くなっているために素子分離長がマスクサイ
ズより大きくなることはなtも さらく 本発明り2)
で1友 第1の酸化後にこの酸化膜をエツチングするこ
とにより素子分離領域のシリコン基板を掘り下げること
ができ、その後第2の酸化により素子分離酸化膜を形成
してもこの素子分離酸化膜がシリコン基板面より盛り上
がることを防げも 実施例 (実施例1) 第1図は本発明の第1の実施例における半導体装置の製
造方法を示す工程断面図である。第1図においてシリコ
ン基板1を約50nm酸化し 酸化膜2を形成すも 続
いて減圧CVD法により第1の窒化膜3を約200nm
形成する(第1図(a))。フォトリソグラフィ技術を
用いてレジストパターン4を形成し ドライエツチング
技術を用いて第1の窒化膜3だけをエツチングする(第
1図(b))。その後レジスト4はアッシングにより除
去すム さらにその上に減圧CVD法により第2の窒化
膜6を約400nm堆積しく第1図(C))、 ドライ
エツチングの異方性エツチングにより第2の窒化膜6を
エツチングすも このエツチングにより第1の窒化膜3
の開口部に第2の窒化膜6によるサイドウオールが形成
される(第1図(d))。その後、素子分離の第1の酸
化を600 nm行な1.X。
a step of forming a first oxide film; a step of etching the first oxide film using the first nitride film as a mask;
depositing a second nitride film over the first nitride film; and anisotropically etching the second nitride film to remove the first nitride film.
forming a sidewall made of the second nitride film on the side surface of the pattern of the first nitride film; The present invention (1), ( 2) g! By forming the second nitride film sidewall, even if a bird's beak is formed when the element isolation oxide film is formed, the element isolation length will be larger than the mask size because the sidewall reduces the dimension. Inventor 2)
By etching this oxide film after the first oxidation, it is possible to dig into the silicon substrate in the element isolation region. Embodiment (Example 1) in which protrusion above the substrate surface can be prevented (Example 1) FIG. 1 is a process cross-sectional view showing a method for manufacturing a semiconductor device according to a first example of the present invention. In FIG. 1, a silicon substrate 1 is oxidized to a thickness of about 50 nm to form an oxide film 2, and then a first nitride film 3 is formed to a thickness of about 200 nm by low pressure CVD.
(Fig. 1(a)). A resist pattern 4 is formed using a photolithography technique, and only the first nitride film 3 is etched using a dry etching technique (FIG. 1(b)). Thereafter, the resist 4 is removed by ashing. Further, a second nitride film 6 is deposited to a thickness of about 400 nm on it by low pressure CVD (FIG. 1(C)), and the second nitride film 6 is etched by anisotropic dry etching. This etching process removes the first nitride film 3.
A side wall of the second nitride film 6 is formed in the opening (FIG. 1(d)). After that, the first oxidation for element isolation is performed to 600 nm.1. X.

第1の酸化膜8を形成する(第1図(e))。熱燐酸で
窒化膜3,7を除去すると第1図(f)のような酸化膜
形状が得られも 選択酸化を行うと、酸化は等方的に起
こるために窒化膜の下も酸化される戟第2の窒化膜のサ
イドウオール7により寸法が減少しているたべ サイド
ウオール7の大きさを最適化することによりマスク寸法
通りの素子分離領域が形成できも またサイドウオール
7の形状も緩やかに増加しているためにサイドウオール
の下に形成される酸化膜にかかるストレスも減少させる
ことができも (実施例2) 第2図は本発明の第2の実施例における半導体装置の製
造方法を示す工程断面図であム 実施例2では実施例1
における第1図(a)〜(b)まで工程は同一なので説
明を省略すa 第1図(b)の工程の後、 レジスト4
はアッシングにより除去する(第2図(a))。その後
第1の窒化膜3をマスクにして第1の酸化を約400n
m行ない第1の酸化膜9を形成する(第2図(b))。
A first oxide film 8 is formed (FIG. 1(e)). If nitride films 3 and 7 are removed with hot phosphoric acid, an oxide film shape as shown in Figure 1(f) can be obtained, but when selective oxidation is performed, oxidation occurs isotropically, so the bottom of the nitride film is also oxidized. Although the dimensions are reduced by the sidewalls 7 made of the second nitride film, by optimizing the size of the sidewalls 7 it is possible to form an element isolation region according to the mask dimensions. However, it is also possible to reduce the stress applied to the oxide film formed under the sidewalls due to the increase in stress (Example 2). Embodiment 2 is a process cross-sectional diagram showing Embodiment 1.
Since the steps in FIGS. 1(a) to (b) are the same, their explanation will be omitted.a After the step in FIG. 1(b), resist 4
are removed by ashing (Fig. 2(a)). After that, using the first nitride film 3 as a mask, the first oxidation process is performed for about 400 nm.
A first oxide film 9 is formed in m rows (FIG. 2(b)).

さらに窒化膜3をマスクにして第1の酸化膜9をドライ
エ・ソチングする(第2図(C))。次に50nmの酸
化を行い酸化膜10を形成し その上に第2の窒化膜1
1を約400 nm形成する(第2図(d))。異方性
エッチにより第2の窒化膜11だけをエツチングすると
第2図(e)のような形状になり、第2の窒化膜のサイ
ドウオール12が形成される(第2図(e))。素子分
離用の第2の酸化を行うと第2の酸化膜13が得られ 
第2図(f)のような形状になり、窒化膜3.12をす
べて除去すると第2図(g)の最終形状が得られも 以上のよう凶 本実施例では第1の酸化後にこの第1の
酸化膜9をエツチングすることにより素子分離領域のシ
リコン基板を掘り下げることができ、その後第2の酸化
により第2の酸化膜13を形成してもこの酸化膜13が
シリコン基板面より盛り上がることを防げも (実施例3) 第3図は本発明の第3の実施例における半導体装置の製
造方法を示す工程断面図であも 本実施例では実施例2
において第1の酸化膜9のエツチングに弗酸を用いたウ
ェットエッチを用いている(第3図(C))力(その他
の工程はすべて同じであa ウェットエッチにより第1
の酸化膜9が等方的にエツチングされることと、第1の
窒化膜3もエツチングされるためにその最終形状は第3
図(g)のようにドライエツチングした場合と異なって
いも 本実施例においても実施例2と同様の効果が得ら
れも (実施例4) 第4図は本発明の第4の実施例における半導体装置の製
造方法を示す工程断面図であも 実施例4では実施例1
における第1図(a)〜(e)までの工程と同一である
ので説明を省略すも 第1図(e)の後窒化膜3.7を
マスクにして第1の酸化膜8をドライエツチングする(
第4図(a))。その後約50nmの酸化を行い酸化膜
10を形成すも さらに第3の窒化膜14を減圧CVD
法により約400nm堆積しく第4図(b))、異方性
エッチにより第3の窒化M14をエツチングすると第4
図(C)のような形状になり第2のサイドウオール15
が形成されも その後素子分離用の第2の酸化を行い第
2の酸化膜16を形成すると第4図(d)のような形状
になり、窒化膜3,7.15すべて除去して第4図(e
)の最終形状が得られる。
Furthermore, the first oxide film 9 is dry etched using the nitride film 3 as a mask (FIG. 2(C)). Next, 50 nm of oxidation is performed to form an oxide film 10, and a second nitride film 1 is formed on it.
1 with a thickness of about 400 nm (FIG. 2(d)). When only the second nitride film 11 is etched by anisotropic etching, a shape as shown in FIG. 2(e) is obtained, and a sidewall 12 of the second nitride film is formed (FIG. 2(e)). When the second oxidation for element isolation is performed, a second oxide film 13 is obtained.
The shape is as shown in FIG. 2(f), and when the nitride film 3.12 is completely removed, the final shape as shown in FIG. 2(g) is obtained. By etching the first oxide film 9, the silicon substrate in the element isolation region can be dug down, and even if the second oxide film 13 is then formed by the second oxidation, this oxide film 13 will not rise above the silicon substrate surface. (Example 3) FIG.
Wet etching using hydrofluoric acid was used to etch the first oxide film 9 (Fig. 3(C)) (all other steps were the same).
Because the oxide film 9 is etched isotropically and the first nitride film 3 is also etched, its final shape is similar to that of the third nitride film 3.
Even though it is different from the case of dry etching as shown in FIG. Even if it is a process cross-sectional diagram showing the manufacturing method of the device, Example 4 is similar to Example 1.
Since the steps are the same as those shown in FIGS. 1(a) to (e) in FIG. do(
Figure 4(a)). After that, oxidation is performed to a thickness of about 50 nm to form an oxide film 10, and then a third nitride film 14 is formed by low pressure CVD.
When the third nitride M14 is deposited to a thickness of about 400 nm using the anisotropic etching method (FIG. 4(b)), the fourth
The second sidewall 15 has a shape as shown in Figure (C).
However, when a second oxide film 16 is formed by performing a second oxidation for element isolation, the shape becomes as shown in FIG. 4(d). Figure (e
) is obtained.

第2、第3、第4の実施例では酸化工程が2度はいる力
(最終形状のようにシリコン基板より上に盛り上がる量
を減らすことができも このことはシリコン基板面の凹
凸を減少させることができ、その上に形成する配線の断
線を減少させることができも 発明の詳細 な説明したよう鳳 本発明によれば セルファラインで
マスクサイズが変更可能玄 バーズビークを気にするこ
となくマスク寸法通りに素子分離ができ、その実用的効
果は太き(〜 さらく 酸化膜をエツチングすることで
シリコン基板を掘り下げることにより次の酸化での膨ら
みを減少させることができ、その実用的効果は太き(〜
In the second, third, and fourth embodiments, the oxidation process is performed twice (the amount that rises above the silicon substrate as in the final shape can be reduced), and this reduces the unevenness of the silicon substrate surface. According to the present invention, mask size can be changed with self-line without worrying about bird's beak. By etching the oxide film and digging into the silicon substrate, it is possible to reduce the bulge caused by the next oxidation, and the practical effect is large. tree(~

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例1における半導体装置の製造工
程断面は 第2図は実施例2の半導体装置の製造工程断
面は 第3図は実施例3の半導体装置の製造工程断面は
 第4図は実施例4の半導体装置の製造工程断面図 第
5図は従来の半導体装置の製造工程断面図であも 3・・・第1の窒化風 6.11・・・第2の窒化WL
7.12.15・・・サイドウオーツt、8.9・・・
第1の酸化WX、13・・・第2の酸化[14・・・第
3の窒化風16・・・第3の酸化風
FIG. 1 is a cross-section of the manufacturing process of a semiconductor device in Example 1 of the present invention. FIG. 2 is a cross-section of the manufacturing process of a semiconductor device of Example 2. FIG. 3 is a cross-section of the manufacturing process of a semiconductor device of Example 3. The figure is a sectional view of the manufacturing process of the semiconductor device of Example 4. Figure 5 is the sectional view of the manufacturing process of the conventional semiconductor device.
7.12.15...Sidewartz t, 8.9...
First oxidation WX, 13...Second oxidation [14...Third nitriding wind 16...Third oxidation wind

Claims (2)

【特許請求の範囲】[Claims] (1)シリコン基板の酸化により素子分離領域を形成す
る工程において、シリコン基板上に第1の窒化膜を堆積
する工程と、素子分離領域の前記第1の窒化膜をエッチ
ングした後、前記第1の窒化膜の上に第2の窒化膜を堆
積する工程と、前記第2の窒化膜を異方性エッチングし
て前記第1の窒化膜のパターン側面に前記第2の窒化膜
でできたサイドウォールを形成する工程と、前記第1、
第2の窒化膜をマスクにして第1の酸化を行い、第1の
酸化膜を形成する工程とを含むことを特徴とする半導体
装置の製造方法
(1) In the step of forming an element isolation region by oxidizing a silicon substrate, a step of depositing a first nitride film on the silicon substrate, etching the first nitride film in the element isolation region, and then etching the first nitride film on the silicon substrate; depositing a second nitride film on the nitride film; and anisotropically etching the second nitride film to form a side surface of the second nitride film on the side surface of the pattern of the first nitride film. a step of forming a wall;
A method for manufacturing a semiconductor device, comprising the step of performing first oxidation using the second nitride film as a mask to form a first oxide film.
(2)シリコン基板の酸化により素子分離領域を形成す
る工程において、シリコン基板上に第1の窒化膜を堆積
する工程と、素子分離領域の前記第1の窒化膜をエッチ
ングした後、前記第1の窒化膜をマスクにして第1の酸
化を行い、第1の酸化膜を形成する工程と、前記第1の
窒化膜をマスクにして前記第1の酸化膜をエッチングす
る工程と、前記第1の窒化膜の上から第2の窒化膜を堆
積する工程と、前記第2の窒化膜を異方性エッチングし
て前記第1の窒化膜のパターン側面に前記第2の窒化膜
でできたサイドウォールを形成する工程と、前記第1、
第2の窒化膜をマスクにして第2の酸化を行い、第2の
酸化膜を形成する工程とを含むことを特徴とする半導体
装置の製造方法(3)シリコン基板の酸化により素子分
離領域を形成する工程において、シリコン基板上に第1
の窒化膜を堆積する工程と、素子分離領域の前記第1の
窒化膜をエッチングした後、前記第1の窒化膜の上に第
2の窒化膜を堆積する工程と、前記第2の窒化膜を異方
性エッチングして前記第1の窒化膜のパターン側面に前
記第2の窒化膜でできたサイドウォールを形成する工程
と、前記第1、第2の窒化膜をマスクにして第1の酸化
を行い、第1の酸化膜を形成する工程と、前記第1、第
2の窒化膜をマスクにして前記第1の酸化膜をエッチン
グする工程と、前記第1、第2の窒化膜の上から第3の
窒化膜を堆積する工程と、前記第3の窒化膜を異方性エ
ッチングして前記第1の酸化膜のパターン側面に前記第
3の窒化膜でできたサイドウォールを形成する工程と、
前記第1、第2、第3の窒化膜をマスクにして第2の酸
化を行い、第2の酸化膜を形成する工程とを含むことを
特徴とする半導体装置の製造方法。
(2) In the step of forming an element isolation region by oxidizing a silicon substrate, a step of depositing a first nitride film on the silicon substrate, and a step of etching the first nitride film in the element isolation region; performing a first oxidation using the nitride film as a mask to form a first oxide film; etching the first oxide film using the first nitride film as a mask; and etching the first oxide film using the first nitride film as a mask. a step of depositing a second nitride film from above the nitride film; and anisotropic etching of the second nitride film to form a side surface of the second nitride film on the patterned side surface of the first nitride film. a step of forming a wall;
A method for manufacturing a semiconductor device comprising the step of performing a second oxidation using a second nitride film as a mask to form a second oxide film (3) forming an element isolation region by oxidizing a silicon substrate; In the forming process, a first
a step of depositing a second nitride film on the first nitride film after etching the first nitride film in the element isolation region; and a step of depositing a second nitride film on the first nitride film; forming a sidewall made of the second nitride film on the side surface of the pattern of the first nitride film by anisotropic etching; a step of performing oxidation to form a first oxide film; a step of etching the first oxide film using the first and second nitride films as a mask; and a step of etching the first oxide film using the first and second nitride films as masks. Depositing a third nitride film from above, and anisotropically etching the third nitride film to form a sidewall made of the third nitride film on the side surface of the pattern of the first oxide film. process and
A method of manufacturing a semiconductor device, comprising the step of performing a second oxidation using the first, second, and third nitride films as masks to form a second oxide film.
JP27740689A 1989-10-24 1989-10-24 Manufacture of semiconductor device Pending JPH03138936A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27740689A JPH03138936A (en) 1989-10-24 1989-10-24 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27740689A JPH03138936A (en) 1989-10-24 1989-10-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH03138936A true JPH03138936A (en) 1991-06-13

Family

ID=17583102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27740689A Pending JPH03138936A (en) 1989-10-24 1989-10-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH03138936A (en)

Similar Documents

Publication Publication Date Title
US6406977B2 (en) Isolation region forming methods
US5393692A (en) Recessed side-wall poly plugged local oxidation
JPH09172166A (en) Forming method of semiconductor integrated circuit
JP2000012676A (en) Method of isolating elements through trenches of semiconductor device
US5629230A (en) Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
US5989975A (en) Method for manufacturing shallow trench isolation
JP3355193B2 (en) Multiple local oxidation treatments for surface micromachining
JPH10223747A (en) Manufacture of semiconductor device
JP3933746B2 (en) Element isolation method for semiconductor device
JPH02304927A (en) Manufacture of semiconductor device
JP3178416B2 (en) Method for manufacturing semiconductor device
US6265286B1 (en) Planarization of LOCOS through recessed reoxidation techniques
JPH03138936A (en) Manufacture of semiconductor device
JP2722518B2 (en) Method for manufacturing semiconductor device
KR100198620B1 (en) Manufacturing method of isolation film using trench
JP3923584B2 (en) Method for forming element isolation film of semiconductor device
JPH0536680A (en) Semiconductor device and manufacture thereof
JPH05206263A (en) Manufacture of semiconductor device
JPH0338733B2 (en)
JPH05304143A (en) Formation of isolation region
KR100303438B1 (en) Device isolation method of semiconductor device
US5641705A (en) Device isolation method of semiconductor device
JPH11135608A (en) Manufacture of semiconductor device
JPH0437132A (en) Manufacture of semiconductor device
KR980012255A (en) Device isolation method of semiconductor device