JP2722518B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2722518B2 JP2722518B2 JP63220208A JP22020888A JP2722518B2 JP 2722518 B2 JP2722518 B2 JP 2722518B2 JP 63220208 A JP63220208 A JP 63220208A JP 22020888 A JP22020888 A JP 22020888A JP 2722518 B2 JP2722518 B2 JP 2722518B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor
- polysilicon layer
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はいわゆるLOCOS（local oxidationof silico
n）法等の半導体酸化膜と耐酸化膜のパターンによって
選択酸化を行う半導体装置の製造方法に関し、特にバー
ズビークや基板への応力の小さな素子分離領域の形成方
法に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a so-called LOCOS (local oxidation of silico).
The present invention relates to a method for manufacturing a semiconductor device in which selective oxidation is performed by using a pattern of a semiconductor oxide film and an oxidation-resistant film such as an n) method, and more particularly, to a method for forming a bird's beak or an element isolation region with small stress on a substrate.
本発明は、半導体領域上に半導体酸化膜と耐酸化膜が
所要のパターンに形成されて選択酸化により素子分離領
域が形成される半導体装置の製造方法において、耐酸化
膜の下部若しくは耐酸化膜と半導体層の積層膜の下部
に、その開口部側壁に半導体層を設けた半導体酸化膜を
形成して、選択酸化を行うことにより、バーズビークや
基板への応力を小さくすると共に、エッチング時の問題
も解決する。The present invention relates to a method of manufacturing a semiconductor device in which a semiconductor oxide film and an oxidation-resistant film are formed in a required pattern on a semiconductor region and an element isolation region is formed by selective oxidation. A semiconductor oxide film having a semiconductor layer provided on the side wall of the opening is formed under the semiconductor layer laminated film, and by performing selective oxidation, a bird's beak and a stress on a substrate are reduced, and a problem at the time of etching is also reduced. Resolve.
〔従来の技術〕 半導体集積回路の素子間分離に用いられるフィールド
酸化膜等の素子分離領域の形成方法としては、選択酸化
法（いわゆるLOCOS法）が一般に広く知られている。こ
の選択酸化法は、半導体領域上に酸化膜及び耐酸化膜と
して機能する窒化膜を所要のパターンに形成し、マスク
層のない領域を酸化させる方法である。ところが、従来
の選択酸化法では、フィールド酸化膜の膜厚に応じてバ
ーズビークが長くなり、高集積化に不利である等の問題
が生じていた。[Prior Art] As a method for forming an element isolation region such as a field oxide film used for isolation between elements of a semiconductor integrated circuit, a selective oxidation method (a so-called LOCOS method) is generally widely known. In this selective oxidation method, a nitride film functioning as an oxide film and an oxidation-resistant film is formed in a required pattern on a semiconductor region, and a region without a mask layer is oxidized. However, the conventional selective oxidation method has a problem that a bird's beak becomes longer according to the thickness of the field oxide film, which is disadvantageous for high integration.
そこで、その従来の選択酸化法を改良した選択酸化法
がいくつか提案されている。その１つは、シリコン酸化
膜上にポリシリコン層を介してシリコン窒化膜を設け
て、これらをマスク層として選択酸化を行う方法であ
り、例えば特開昭61−74350号公報，特開昭56−70644号
公報あるいは特公昭63−23656号公報などに記載される
技術がある。Therefore, several selective oxidation methods which are improved from the conventional selective oxidation method have been proposed. One is a method in which a silicon nitride film is provided on a silicon oxide film via a polysilicon layer, and selective oxidation is performed using these as a mask layer. For example, Japanese Patent Application Laid-Open Nos. There is a technique described in JP-A-70644 or JP-B-63-23656.
ところが、上述のシリコン酸化膜とシリコン窒化膜の
間にポリシリコン層を介在させる技術では、ポリシリコ
ン層の応力緩和の機能によってバーズビークを小さくす
ることが可能となるが、次のような問題がある。However, in the above-described technique of interposing a polysilicon layer between a silicon oxide film and a silicon nitride film, bird's beak can be reduced by the function of stress relaxation of the polysilicon layer, but there are the following problems. .
すなわち、ポリシリコン層には、酸化のストレス等で
ピンホールが形成される時があり、ホットりん酸（H3PO
4）によるシリコン窒化膜の除去時に、バーズビークを
抑えるために極めて薄くされたシリコン酸化膜（例えば
膜厚50Å程度）にもピンホールが形成される。そして、
KOHによるエッチングでポリシリコン層を除去すると、
同時に、シリコン酸化膜のピンホールを介してシリコン
基板もエッチングされてしまっていた。また、ポリシリ
コン層のエッチングの際に、ドライエッチングでは薄い
シリコン酸化膜も除去されることからKOHを用いてい
る。しかし、生産的に可動イオンK+を持ち込むことにな
り、歩留り等の影響する。That is, pinholes may be formed in the polysilicon layer due to oxidative stress or the like, and hot phosphoric acid (H 3 PO
When the silicon nitride film is removed according to 4 ), a pinhole is also formed in the silicon oxide film (for example, about 50 mm thick) which is extremely thin in order to suppress bird's beak. And
When the polysilicon layer is removed by etching with KOH,
At the same time, the silicon substrate has been etched through the pinholes of the silicon oxide film. Further, when etching the polysilicon layer, KOH is used because a thin silicon oxide film is also removed by dry etching. However, mobile ions K + are brought in productively, which affects the yield and the like.
そこで、本発明は上述の選択酸化法にかかる技術的な
課題に鑑み、バーズビーク等を抑えながら、シリコン窒
化膜，ポリシリコン層等の除去時の問題も解決するよう
な半導体装置の製造方法を提供することも目的とする。In view of the above-mentioned technical problems relating to the selective oxidation method, the present invention provides a method of manufacturing a semiconductor device that can solve the problem at the time of removing a silicon nitride film, a polysilicon layer, and the like while suppressing a bird's beak and the like. The purpose is also to do.
上述の目的を達成するため、本発明は、半導体領域上
に半導体酸化膜と耐酸化膜が所要のパターンに形成され
て選択酸化により素子分離領域が形成される半導体装置
の製造方法において、上記半導体酸化膜上及び開口部側
壁に半導体層を形成すると共に上記半導体層上及び上記
半導体酸化膜上に耐酸化膜を形成して選択酸化を行った
後、上記耐酸化膜及び上記半導体層を除去する工程とを
含むことを特徴とするものである。In order to achieve the above object, the present invention relates to a method for manufacturing a semiconductor device in which a semiconductor oxide film and an oxidation resistant film are formed in a required pattern on a semiconductor region and an element isolation region is formed by selective oxidation. After forming a semiconductor layer on the oxide film and on the side wall of the opening and forming an oxidation-resistant film on the semiconductor layer and the semiconductor oxide film and performing selective oxidation, the oxidation-resistant film and the semiconductor layer are removed. And a process.
また、本発明に係る半導体装置の製造方法は、半導体
酸化膜の開口部側壁に設けられる半導体層下に、上記半
導体酸化膜よりも薄い半導体酸化膜を形成することを特
徴とする。Further, a method of manufacturing a semiconductor device according to the present invention is characterized in that a semiconductor oxide film thinner than the semiconductor oxide film is formed under a semiconductor layer provided on a side wall of an opening of the semiconductor oxide film.
本発明に係る半導体装置の製造方法は、半導体酸化膜
上及び開口部側壁に半導体層を形成することで、その半
導体層が選択酸化時のバーズビークによる応力を緩和さ
せることができ、同時にバーズビークの横方向の広がり
を小さくさせる。このために、バーズビークを抑えるた
めに薄い酸化膜を形成しなくとも良く、特に本発明にか
かる方法では、その半導体酸化膜の膜厚を十分に厚いも
のとすることができる。したがって、前述のピンホール
の問題を解決することができ、ドライエッチング等のエ
ッチングも使用可能となる。In the method for manufacturing a semiconductor device according to the present invention, by forming a semiconductor layer on the semiconductor oxide film and on the side wall of the opening, the semiconductor layer can relieve a stress caused by a bird's beak at the time of selective oxidation, and at the same time beside the bird's beak. Reduce the spread in the direction. Therefore, it is not necessary to form a thin oxide film in order to suppress bird's beak. In particular, in the method according to the present invention, the thickness of the semiconductor oxide film can be made sufficiently large. Therefore, the above-mentioned problem of the pinhole can be solved, and etching such as dry etching can be used.
本発明の好適な実施例を図面を参照しながら説明す
る。Preferred embodiments of the present invention will be described with reference to the drawings.
ここに示す例は、選択酸化によってシリコン基板上に
フィールド酸化膜を形成する例であり、そのマスク層が
シリコン酸化膜、ポリシリコン層、シリコン窒化膜によ
り構成される例である。本実施例をその工程に従って説
明する。The example shown here is an example in which a field oxide film is formed on a silicon substrate by selective oxidation, and the mask layer is formed of a silicon oxide film, a polysilicon layer, and a silicon nitride film. This embodiment will be described according to the steps.
まず、第１図ａに示すように、シリコン基板21上にシ
リコン酸化膜22が形成される。このシリコン酸化膜22の
形成は、熱酸化等の手段によって行うことができ、その
膜厚は100Å以上のKOHによるエッチングに耐える程度の
厚みとされる。従来のパッド酸化膜の膜厚は50Å程度で
あり、このシリコン酸化膜22はそれと比較して十分に厚
く形成される。次に、そのシリコン酸化膜22の上部にポ
リシリコン層23を形成し、さらにそのポリシリコン層23
上に減圧CVD法からシリコン窒化膜24を形成する。ここ
で、ポリシリコン層23の膜厚は500Å程度であり、シリ
コン窒化膜24の膜厚は1000〜1500Å程度とされる。First, as shown in FIG. 1A, a silicon oxide film 22 is formed on a silicon substrate 21. The formation of the silicon oxide film 22 can be performed by means such as thermal oxidation or the like, and the thickness thereof is set to a thickness that can withstand etching by KOH of 100 ° or more. The thickness of the conventional pad oxide film is about 50 °, and the silicon oxide film 22 is formed sufficiently thicker than that. Next, a polysilicon layer 23 is formed on the silicon oxide film 22, and further the polysilicon layer 23 is formed.
A silicon nitride film 24 is formed thereon by low pressure CVD. Here, the thickness of the polysilicon layer 23 is about 500 °, and the thickness of the silicon nitride film 24 is about 1000-1500 °.
次に、第１図ｂに示すように、シリコン窒化膜24上
に、レジスト層25を形成し、このレジスト層25を選択露
光してエッチングのマスクを得る。このレジスト層25の
パターンは、フィールド酸化膜が形成される予定の領域
で開口部26が形成される。そして、そのレジスト層25を
マスクとして異方性エッチングを行い、シリコン窒化膜
24をパターニングする。すなわち、開口部26のパターン
を反映した開口部27が形成される。この時シリコン窒化
膜24の下部のポリシリコン層23が、シリコン窒化膜24の
エッチングのストッパーとして機能する。Next, as shown in FIG. 1B, a resist layer 25 is formed on the silicon nitride film 24, and the resist layer 25 is selectively exposed to obtain an etching mask. In the pattern of the resist layer 25, an opening 26 is formed in a region where a field oxide film is to be formed. Then, using the resist layer 25 as a mask, anisotropic etching is performed to form a silicon nitride film.
24 is patterned. That is, the opening 27 reflecting the pattern of the opening 26 is formed. At this time, the polysilicon layer 23 below the silicon nitride film 24 functions as a stopper for etching the silicon nitride film 24.
このようにシリコン窒化膜24のパターニングの後、レ
ジスト層25を剥離し、ポリシリコン層23を等方的にエッ
チングする。この等方的なエッチングによって初めにポ
リシリコン層23の側壁が横方向に後退する。後退量は、
一例として500Å程度とされるが、あまり後退させる量
が多い場合には、フィールド酸化時にそのポリシリコン
層23の部分を酸化することができなくなるため、条件に
応じ適度の後退量とすることが好ましい。続いて、弗酸
でエッチングを行い、シリコン基板21の表面のシリコン
酸化膜22を除去する。このとき後退させたポリシリコン
層23がある領域ではシリコン酸化膜22はエッチングされ
ず、したがって、開口部27よりもポリシリコン層23の側
壁が後退した分だけシリコン酸化膜22が後退して除去さ
れることになる。その結果、シリコン窒化膜24とシリコ
ン基板21の間には、空隙部が形成され、ポリシリコン層
23の側壁の位置を反映したシリコン酸化膜28の開口部側
壁31が形成される。After the patterning of the silicon nitride film 24, the resist layer 25 is peeled off, and the polysilicon layer 23 is isotropically etched. The side wall of the polysilicon layer 23 is first receded in the lateral direction by this isotropic etching. The amount of retreat is
As an example, it is about 500 °, but if the amount of retreat is too large, it becomes impossible to oxidize the polysilicon layer 23 during field oxidation. . Subsequently, the silicon oxide film 22 on the surface of the silicon substrate 21 is removed by etching with hydrofluoric acid. At this time, the silicon oxide film 22 is not etched in the region where the retreated polysilicon layer 23 is present. Therefore, the silicon oxide film 22 is retreated and removed by an amount corresponding to the retreat of the side wall of the polysilicon layer 23 from the opening 27. Will be. As a result, a void is formed between the silicon nitride film 24 and the silicon substrate 21 and the polysilicon layer is formed.
An opening side wall 31 of the silicon oxide film 28 reflecting the position of the side wall 23 is formed.
このようなシリコン酸化膜22を後退させた後、第１図
ｃに示すように、例えば減圧CVD方を用いて全面に半導
体層であるポリシリコン層28を形成し、上記空隙部をそ
のポリシリコン層28によって埋め、開口部側壁31にポリ
シリコン層28を形成する。なお、このポリシリコン層28
の形成前に、シリコン基板21上に薄い（例えば50Å程
度）シリコン酸化膜30を形成しても良く、その場合に
は、第２図に示すように、次のポリシリコン層28のエッ
チング工程での終点検出に用いることができる。After the silicon oxide film 22 is receded, as shown in FIG. 1C, a polysilicon layer 28 as a semiconductor layer is formed on the entire surface using, for example, a low pressure CVD method, and The polysilicon layer 28 is formed on the side wall 31 of the opening by filling with the layer 28. This polysilicon layer 28
Before the formation, a thin (for example, about 50 °) silicon oxide film 30 may be formed on the silicon substrate 21, in which case, as shown in FIG. Can be used to detect the end point.
次に、第１図ｄに示すように、空隙部以外のポリシリ
コン層28を除去する。このポリシリコン層28の除去は、
例えば等方性エッチングによって行うこともでき、異方
性エッチングによって行っても良い。これらのエッチン
グで不要なポリシリコン層28を除去する場合には、ある
程度シリコン基板21が除去されても良い。また、積極的
にシリコン基板21をエッチングして平坦なフィールド酸
化膜を得るようにしても良い。異方性エッチングによる
場合には、レジスト膜を平坦化のために設け、そのレジ
スト膜とポリシリコン層28のエッチングレートと同じに
してエッチングすることができる。この異方性エッチン
グの時には、シリコン窒化膜24のエッチングの防止のた
めに、予めシリコン窒化膜24上にCVD方によってシリコ
ン酸化膜を形成しておいても良い。このようなエッチン
グによって、ポリシリコン層28の形状は、シリコン基板
21の表面上で上記シリコン酸化膜22の開口部側壁に残さ
れたものとなる。Next, as shown in FIG. 1D, the polysilicon layer 28 other than the void is removed. The removal of the polysilicon layer 28
For example, it can be performed by isotropic etching or may be performed by anisotropic etching. When the unnecessary polysilicon layer 28 is removed by these etchings, the silicon substrate 21 may be removed to some extent. Alternatively, the silicon substrate 21 may be positively etched to obtain a flat field oxide film. In the case of anisotropic etching, a resist film is provided for flattening, and etching can be performed at the same etching rate as that of the resist film and the polysilicon layer. At the time of this anisotropic etching, a silicon oxide film may be formed in advance on the silicon nitride film 24 by CVD in order to prevent the silicon nitride film 24 from being etched. By such etching, the shape of the polysilicon layer 28 is changed to the silicon substrate.
On the surface of 21, the silicon oxide film 22 is left on the side wall of the opening.
次に、第１図ｅに示すように、酸化を行ってシリコン
酸化膜からなるフィールド酸化膜29を開口部27の底部に
形成する。埋めこまれたポリシリコン層28は酸化されて
シリコン酸化膜の一部となる。この時、ポリシリコン層
28の存在から、バーズビークの成長が抑制され、しかも
そのポリシリコン層28が酸化の緩衝層として機能して、
シリコン窒化膜24の応力が緩和され、基板へのダメージ
が抑えられることになる。したがって、微細なフィール
ド酸化膜29を容易に得ることができ、素子の高集積化に
有利となる。Next, as shown in FIG. 1e, oxidation is performed to form a field oxide film 29 made of a silicon oxide film at the bottom of the opening 27. The buried polysilicon layer 28 is oxidized to become a part of the silicon oxide film. At this time, the polysilicon layer
Due to the presence of 28, the growth of bird's beak is suppressed, and the polysilicon layer 28 functions as an oxidation buffer layer,
The stress of the silicon nitride film 24 is alleviated, and damage to the substrate is suppressed. Therefore, a fine field oxide film 29 can be easily obtained, which is advantageous for high integration of devices.
このようなフィールド酸化膜29の形成後、通常の選択
酸化法と同様に、ホットりん酸（H3PO4）を用いてシリ
コン窒化膜24を除去する。このとき仮にポリシリコン層
23にピンホールがあったとしても、その下部のシリコン
酸化膜22が比較的厚く形成されているために、そのピン
ホールは基板まで至らない。したがって、次にポリシリ
コン層23を除去しても基板まで除去されるような問題は
生じない。このポリシリコン層23の除去はKOHを用いて
も良いが、シリコン酸化膜22が厚いため、ドライエッチ
ングによって除去しても良い。ドライエッチングによっ
てポリシリコン層23を除去した時では、K+の可動イオン
の問題も抑えることができる。以下、ゲート酸化等の所
要のプロセスを経て、所望の半導体装置を完成する。After the formation of the field oxide film 29, the silicon nitride film 24 is removed using hot phosphoric acid (H 3 PO 4 ) as in the case of a normal selective oxidation method. At this time, the polysilicon layer
Even if there is a pinhole in 23, the pinhole does not reach the substrate because the silicon oxide film 22 thereunder is formed relatively thick. Therefore, there is no problem that the substrate is removed even if the polysilicon layer 23 is removed next. The polysilicon layer 23 may be removed by using KOH, but may be removed by dry etching because the silicon oxide film 22 is thick. When the polysilicon layer 23 is removed by dry etching, the problem of mobile ions of K + can be suppressed. Hereinafter, a desired semiconductor device is completed through required processes such as gate oxidation.
このような本実施例の半導体装置の製造方法では、シ
リコン酸化膜22の開口部側壁に設けたポリシリコン層28
が、選択酸化の際に、緩衝層として機能するために、バ
ーズビークの成長が抑えられ、同時に応力も緩和され
る。また、シリコン酸化膜22の膜厚を極めて薄くする必
要がないために、ピンホールや可動イオンの問題を解決
できる。In the method of manufacturing a semiconductor device according to the present embodiment, the polysilicon layer 28 provided on the side wall of the opening of the silicon oxide film 22 is formed.
However, during the selective oxidation, it functions as a buffer layer, so that the growth of bird's beak is suppressed and the stress is also reduced at the same time. In addition, since it is not necessary to make the silicon oxide film 22 extremely thin, the problems of pinholes and movable ions can be solved.
なお、本実施例では、半導体層にポリシリコン層を用
いたが、必要に応じて他の材料層を用いることができ
る。In this embodiment, the polysilicon layer is used as the semiconductor layer, but another material layer can be used as needed.
本発明の半導体装置の製造方法は、上述のように半導
体酸化膜上及び開口部側壁に半導体層が形成され、この
半導体層が選択酸化時の緩衝層として機能することか
ら、バーズビークを小さくすることができ、応力を緩和
させることができる。また、半導体層によってバーズビ
ークの成長を抑えるため、基板上の半導体酸化膜の膜厚
を極めて薄くする必要がなくなり、したがって、エッチ
ング時の問題を解決することができる。According to the method of manufacturing a semiconductor device of the present invention, since the semiconductor layer is formed on the semiconductor oxide film and on the side wall of the opening as described above, and this semiconductor layer functions as a buffer layer during selective oxidation, bird's beak can be reduced. And stress can be reduced. In addition, since the growth of bird's beak is suppressed by the semiconductor layer, it is not necessary to make the thickness of the semiconductor oxide film on the substrate extremely thin, and therefore, the problem at the time of etching can be solved.
第１図ａ〜第１図ｅは本発明の半導体装置の製造方法の
一例をその工程に従って説明するためのそれぞれ工程断
面図であり、第２図は本発明の他の例の工程断面図であ
る。 21……シリコン基板 22……シリコン酸化膜 24……シリコン窒化膜 23,28……ポリシリコン層 31……開口部側壁FIGS. 1A to 1E are process sectional views for explaining an example of a method of manufacturing a semiconductor device of the present invention according to the process, and FIG. 2 is a process sectional view of another example of the present invention. is there. 21: Silicon substrate 22: Silicon oxide film 24: Silicon nitride film 23, 28: Polysilicon layer 31: Opening side wall
Claims (2)
所要のパターンに形成されて選択酸化により素子分離領
域が形成される半導体装置の製造方法において、 上記半導体酸化膜上及び開口部側壁に半導体層を形成す
ると共に上記半導体層上及び上記半導体酸化膜上に耐酸
化膜を形成して選択酸化を行った後、上記耐酸化膜及び
上記半導体層を除去する工程とを含むことを特徴とする
半導体装置の製造方法。1. A method of manufacturing a semiconductor device in which a semiconductor oxide film and an anti-oxidation film are formed in a required pattern on a semiconductor region and an element isolation region is formed by selective oxidation. Forming a semiconductor layer and forming an oxidation-resistant film on the semiconductor layer and the semiconductor oxide film, performing selective oxidation, and then removing the oxidation-resistant film and the semiconductor layer. Manufacturing method of a semiconductor device.
導体層下に、上記半導体酸化膜よりも薄い半導体酸化膜
を形成することを特徴とする請求項１記載の半導体装置
の製造方法。2. The method according to claim 1, wherein a semiconductor oxide film thinner than the semiconductor oxide film is formed under the semiconductor layer provided on the side wall of the opening of the semiconductor oxide film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220208A JP2722518B2 (en) | 1988-09-02 | 1988-09-02 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63220208A JP2722518B2 (en) | 1988-09-02 | 1988-09-02 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0268929A JPH0268929A (en) | 1990-03-08 |
| JP2722518B2 true JP2722518B2 (en) | 1998-03-04 |
Family
ID=16747581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63220208A Expired - Fee Related JP2722518B2 (en) | 1988-09-02 | 1988-09-02 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2722518B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960014448B1 (en) * | 1993-12-14 | 1996-10-15 | 금성일렉트론 주식회사 | Method of isolation of a semiconductor device |
| US5641705A (en) * | 1994-06-08 | 1997-06-24 | Samsung Electronics Co., Ltd. | Device isolation method of semiconductor device |
| KR100337073B1 (en) * | 1994-10-04 | 2002-11-23 | 주식회사 하이닉스반도체 | Isolation method of semiconductor device |
| US5985737A (en) * | 1998-03-04 | 1999-11-16 | Texas Instruments - Acer Incorporated | Method for forming an isolation region in an integrated circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5835938A (en) * | 1981-08-28 | 1983-03-02 | Toshiba Corp | Manufacture of semiconductor device |
| JPS604237A (en) * | 1983-06-23 | 1985-01-10 | Nec Corp | Manufacture of semiconductor device |
| JPS61294840A (en) * | 1985-06-21 | 1986-12-25 | Sony Corp | Manufacture of semiconductor device |
| JPS62186551A (en) * | 1986-02-12 | 1987-08-14 | Rohm Co Ltd | Manufacture of semiconductor device |
-
1988
- 1988-09-02 JP JP63220208A patent/JP2722518B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0268929A (en) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584125B2 (en) | Method of forming alignment key pattern for semiconductor device | |
| JP3065829B2 (en) | Semiconductor device | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5061653A (en) | Trench isolation process | |
| JP2722518B2 (en) | Method for manufacturing semiconductor device | |
| US5696020A (en) | Method for fabricating semiconductor device isolation region using a trench mask | |
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| US6239001B1 (en) | Method for making a semiconductor device | |
| JPH0413854B2 (en) | ||
| JPH07111288A (en) | Forming method for element separation | |
| JPH1092806A (en) | Method of forming semiconductor element isolation region | |
| KR0183718B1 (en) | Method of manufacturing semiconductor device | |
| JPS63204746A (en) | Manufacture of semiconductor device | |
| JP3468920B2 (en) | Element isolation method for semiconductor device | |
| JP3010650B2 (en) | Method for manufacturing semiconductor device | |
| JP3136654B2 (en) | Shallow trench formation method | |
| JPH0258778B2 (en) | ||
| KR100408863B1 (en) | Method of forming a gate oxide in a semiconductor device | |
| US20040135199A1 (en) | Semiconductor devices and methods of forming a trench in a semiconductor device | |
| JP2703905B2 (en) | Semiconductor device isolation forming method | |
| KR100416813B1 (en) | Field Oxide Formation Method of Semiconductor Device | |
| KR0144911B1 (en) | Method of isolating the elements of the semiconductor device | |
| JP2597424B2 (en) | Method for manufacturing semiconductor device | |
| JPH02116131A (en) | Manufacture of semiconductor device | |
| JPS6312381B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |