JP3923584B2 - Method for forming element isolation film of semiconductor device - Google Patents

Method for forming element isolation film of semiconductor device Download PDF

Info

Publication number
JP3923584B2
JP3923584B2 JP05880897A JP5880897A JP3923584B2 JP 3923584 B2 JP3923584 B2 JP 3923584B2 JP 05880897 A JP05880897 A JP 05880897A JP 5880897 A JP5880897 A JP 5880897A JP 3923584 B2 JP3923584 B2 JP 3923584B2
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
element isolation
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05880897A
Other languages
Japanese (ja)
Other versions
JPH09330923A (en
Inventor
東浩 安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09330923A publication Critical patent/JPH09330923A/en
Application granted granted Critical
Publication of JP3923584B2 publication Critical patent/JP3923584B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape

Description

【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置の製造方法に係り、特に半導体装置の素子分離膜形成方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化趨勢によりそれぞれの素子を電気的に分離させる素子分離技術の研究開発が活発に進行されている。素子分離技術として従来には局部的酸化（Local Oxidation of Silicon、以下ＬＯＣＯＳと称する）方法が一般的に使用されて来た。ＬＯＣＯＳ方法は、非活性領域、即ちシリコン基板の素子分離領域内にセミリセス（semi-recess ）された素子分離膜を形成する方式であって、その製造工程が簡単である。しかし、ＬＯＣＯＳ方法によると素子分離膜が活性領域側に食込む形で形成されるバーズビーク（Bird's beak ）が発生するのでサブミクロン級素子の素子分離膜の製造方法としては不適当である。
【０００３】
また、シリコン基板の表面下に成長される酸化膜が薄くてパターンの微細化された素子の電気的分離が不可能である。
これを克服するため最近には、酸化防止膜として窒化物スペーサをシリコン窒化膜パターンの側壁に形成し、シリコン基板を一定の深さで蝕刻してから酸化させ、素子分離膜を形成する技術、即ち窒化物スペーサを用いた完全−リセスされたＬＯＣＯＳ（Fully Recessed LOCOS）方式が脚光を浴びている。
【０００４】
図１乃至図５は従来の窒化物スペーサを用いた完全−リセスされたＬＯＣＯＳ方式による素子分離膜の形成方法を説明するため示した断面図である。
図１を参照すれば、半導体基板１０上にパッド酸化膜１２と酸化防止膜とでシリコン窒化膜を積層した後、シリコン窒化膜を蝕刻して素子分離領域Ｓ1 内のパッド酸化膜を露出させる開口部Ｔ1 が形成され、所定の幅Ｓ1 を有するシリコン窒化膜パターン１４を形成する。
【０００５】
図２を参照すれば、シリコン窒化膜パターン１４が形成されたシリコン基板１０の全面にシリコン窒化物を蒸着した後、これを異方性蝕刻してシリコン窒化膜パターン１４の側壁にスペーサ１６を形成する。
ここで、スペーサ１６は活性領域Ａ1 側に食込む形のバーズビークの形成を抑制するため形成し、このスペーサ１６によりパッド酸化膜を露出させる開口部Ｔ１の大きさが縮むことになる（Ｓ1 ＞Ｓ11）。
【０００６】
図３を参照すれば、シリコン窒化膜パターン１４及びスペーサ１６を蝕刻マスクで使用して半導体基板１０を一定の深さで蝕刻することによりリセスｒ1 を形成する。次いで、図４のようにリセスｒ1 が形成された結果物に対した熱酸化工程を行うことにより所定の厚さを有する酸化膜１８を形成する。次いで、図５に示されたように、シリコン窒化膜パターン１４及びスペーサ１６を除去することにより素子分離膜２０を完成する（図５）。
【０００７】
前記完全−リセスされたＬＯＣＯＳ方式によれば、半導体基板の表面にリセスｒ1 を形成することにより半導体基板の表面下に形成される素子分離膜の厚さＴを多少増加させうる。
しかし、前記従来の方法は次のような問題点を有している。
第１に、薄い素子分離膜が形成される。
【０００８】
一般的に、素子分離領域の開口部Ｔ1 の幅Ｓ11が狭いほど、熱酸化され形成される酸化膜が薄くなる酸化膜薄効果（oxide thinning effect ）が現れる。このような現象は半導体素子が高集積化されるほど多く発生され、窒化物スペーサにより開口部Ｔ1 の幅Ｓ11がさらに狭くなった前記従来の方法で深刻に発生する。この効果に因した薄い素子分離膜は微細化された素子を電気的に分離させることができなくし、これは後続工程のマージンを減少させる要因となる。
【０００９】
第２に、素子分離膜のプロファイルが悪くなる。
窒化物スペーサにより、リセスされた基板と窒化物スペーサとの境界部位に形成される素子分離膜が急傾斜Ｓ’のプロファイルを有することになる。これは後続写真工程、特にゲート導電層の形成のための写真工程での解像度を減少させる原因となる。
【００１０】
第３に、活性領域の急な角部（abrupt active edge、図５のＥ）が形成される。
素子分離膜と活性領域との境界部分で露出されている活性領域の急な角部にゲート酸化膜を形成する場合、この部分に形成されるゲート酸化膜が他の部分に形成されるゲート酸化膜より薄くなる。これにより、ゲート酸化膜の信頼性が低下され、接合漏れ電流が増加され素子の動作特性が劣る。
【００１１】
【発明が解決しょうとする課題】
本発明の目的は素子分離膜が薄く形成されることを防止し、素子分離膜と活性領域の境界部のプロファイルを改善しうる素子分離膜の形成方法を提供することにある。
【００１２】
【課題を解決するための手段】
前記目的を達成するため本発明は、半導体基板上の素子分離領域内に形成された第１酸化膜の中心部を部分的に所定深さに蝕刻してリセスを形成する。前記第１酸化膜のリセスが形成された部分のみを選択的に熱酸化させ第２酸化膜を形成することにより、その縁部は第１酸化膜で、その中心部は第２酸化膜よりなる素子分離膜を形成する。前記第１酸化膜はＬＯＣＯＳ方法を用いてバーズビークの発生されない厚さ、約１０００Å〜２０００Åほどで形成し、第２酸化膜は窒化物スペーサを用いて１５００Å〜３０００Åほどの厚さで形成する。
【００１３】
【発明の実施の形態】
以下、添付した図面に基づき本発明をさらに詳しく説明する。
図６乃至図１１は本発明の第１実施例による素子分離膜の形成方法を説明するための断面図である。
図６はパッド酸化膜３２及び酸化防止膜パターン３４を形成する段階を示したものであって、半導体基板３０上にパッド酸化膜３２と酸化防止膜を順次に形成した後、前記酸化防止膜をパタニングして素子分離膜が形成される素子分離領域内の前記パッド酸化膜３２を露出させ、所定の幅Ｓ2 を有する開口部Ｔ2 が形成された酸化防止膜パターン３４を形成する。
【００１４】
前記パッド酸化膜３２は前記半導体基板の表面を酸化する方法を用い、例えば１００Å〜３００Åに形成し、前記酸化防止膜は所定の熱酸化工程に対して前記基板の酸化を防止するため、例えばシリコン窒化物を低圧化学気相蒸着法（ＬＰＣＶＤ）を使用して１５００Å〜２０００Åほどの厚さで蒸着して形成する。
図７は第１酸化膜３６を形成する段階を示したものであって、前記開口部Ｔ2 により露出されたパッド酸化膜３２の下部の半導体基板３０を熱酸化（第１酸化工程）して第１酸化膜３６を形成する。
【００１５】
このように前記第１酸化膜３６は通常の熱酸化工程を用いて形成し、この際バーズビークの形成が防止されうるほどの厚さ、例えば１０００Å〜２０００Åほどの厚さで形成することが望ましい。
ここで、従来の場合と異なり、酸化防止膜パターン３４の側壁にスペーサが形成されていない状態で第１酸化膜３６が形成されるので、開口部Ｔ2 の幅が狭くならない。従って、従来の方法に比べ、酸化膜が薄くなる現象を大幅減らすことになる。また、前記第１酸化膜３６を、一般的なＬＯＣＯＳを使用する場合バーズビークが発生されないと知られている厚さ、即ち３０００Å未満の厚さ、望ましくは１０００Å〜２０００Åほどの厚さで形成するので活性領域Ａ2 側に食込むバーズビークの発生が防止される。
【００１６】
図８はスペーサ３８を形成する段階を示したものであって、第１酸化膜３６が形成された結果物上に絶縁層を形成し、前記絶縁層を異方性蝕刻して前記酸化防止膜パターンの側壁に所定の幅を有するスペーサ３８を形成する。
前記スペーサ３８の形成のための絶縁層は、以降のリセスの形成のための蝕刻時、前記第１酸化膜３６よりその蝕刻率が小さく、所定の熱酸化工程に対して前記基板（第１酸化膜の下部の基板）の酸化を抑制しうる物質、例えばシリコン窒化物で形成する。シリコン窒化物で形成された前記スペーサ３８は後続される前記第１酸化膜の蝕刻工程で蝕刻マスクとして使用されるだけでなく、後続の第２酸化膜形成時バーズビークの形成を抑制する役割をする。
【００１７】
図９はリセスｒ2 を形成する段階を示したものであって、前記酸化防止膜パターン３４及びスペーサ３８を蝕刻マスクで使用し、前記第１酸化膜３６を一定の深さに蝕刻してリセスｒ2 を形成する。
前記リセスｒ2 は通常の異方性蝕刻工程により形成でき、第１酸化膜内に形成され、その深さが第１酸化膜３６の厚さより深くなく形成される（第１実施例）。他の方法では、前記第１酸化膜３６の厚さと同じ深さで形成されたり（第２実施例であって、図１２を参照して説明する）、第１酸化膜３６の厚さよりさらに深く形成されることもできる（第３実施例であって、図１３を参照して説明する）。
【００１８】
図１０は第２酸化膜４０を形成する段階を示したものであって、リセス（図９のｒ2 ）が形成された前記第１酸化膜（図９の３６）を熱酸化（第２酸化工程）させ第２酸化膜４０を形成する。
前記第２酸化膜４０は１５００Å〜３０００Åほどの厚さを有するように形成することが望ましく、スペーサ３８により遮られた縁部に位置した第１酸化膜３６よりさらに深い位置に形成される。第２酸化膜４０の表面は前記第１酸化膜３６より下に位置する。即ち、第２酸化工程時、リセスが形成された部分からシリコン基板側への酸化がさらに深く進行され、従って基板面の下部の素子分離膜の厚さが増加される。このように基板面の下部の素子分離膜の厚さが増加することにより、素子分離効率が増大されうる。
【００１９】
一方、第２酸化膜４０の形成のための熱酸化工程が進行される間、横方向へのバーズビークの成長は前記窒化物スペーサ３８により抑制される。
図１１は第１酸化膜（図９の３６）及び第２酸化膜（図１０の４０）よりなる素子分離膜４２を完成する段階を示したものであって、前記酸化防止膜パターン３４及び窒化物スペーサ３８を除去する工程で進行される。
【００２０】
前記素子分離膜４２は一般的なＬＯＣＯＳを用いた第１酸化工程によりその縁部が形成され、窒化物スペーサを用いた完全−リセスされたＬＯＣＯＳを用いた第２酸化工程によりその中心部が形成される。
ここで、前記酸化防止膜パターン３４及びスペーサ３８の除去工程後、熱酸化工程により損傷された半導体基板の表面を回復させるため犠牲酸化工程が行える。
【００２１】
前述した本発明の第１実施例によれば次のような長所がある。
第１に、従来の技術とは異なって窒化物スペーサにより酸化される領域の幅が狭くならないので素子分離膜が薄く形成されることを防止しうる。
第２に、ＬＯＣＯＳ方法で形成された第１酸化膜が素子分離膜の縁部を構成するので、従来の窒化物スペーサの除去後、発生される素子分離膜の急傾斜を根本的に防げる。
【００２２】
第３に、活性領域と素子分離膜の界面が一般的なＬＯＣＯＳのように形成されるので、従来のような急な活性領域の角部（図５のＥ）が形成されない。よって、ゲート酸化膜の信頼性が増加され接合漏れ電流が減少される。
図１２は本発明の第２実施例による素子分離膜の形成方法を説明するため示した断面図である。
【００２３】
第１実施例の図８までの工程を進行した後、前記酸化防止膜パターン３４及びスペーサ３８を蝕刻マスクで使用して前記半導体基板３０が露出されるまで前記第１酸化膜３６を除去してリセスｒ3 を形成する。即ち、本発明の第２実施例によるリセスｒ3 の深さは第１酸化膜３６と同じ大きさで形成される。以降の工程は前述した第１実施例の方法と同一である。
【００２４】
図１３は本発明の第３実施例による素子分離膜の形成方法を説明するため示した断面図である。
第１実施例の図８までの工程を進行した後、前記酸化防止膜パターン３４及びスペーサ３８を蝕刻マスクで使用して前記第１酸化膜３６及び半導体基板３０を所定の深さで蝕刻する工程を進行してリセスｒ4 を形成する。即ち、本発明の第３実施例によるリセスｒ4 の深さは第１酸化膜３６よりさらに厚く形成される。以降の工程は前述した第１実施例の方法と同一である。
【００２５】
前記第２及び第３実施例によれば前記第１実施例の方法で形成された素子分離膜に比べて半導体基板側にさらに深く形成しうるので、素子間の分離効果を高めうる。
【００２６】
【発明の効果】
前述したように本発明によれば、２回の酸化工程を通して素子分離膜を形成することにより、素子分離の効率増加、後続工程の余裕度増加、ゲート導電層の形成のための写真工程での解像度増加及びゲート酸化膜の信頼性の増加等が可能である。
【００２７】
本発明は前記実施例に限定されなく、多くの変形が本発明が属する技術的思想内で通常の知識を有する者により可能であることは明白である。
【図面の簡単な説明】
【図１】従来の一般的な窒化物スペーサを用いた素子分離膜の形成方法を説明するため示した断面図である。
【図２】従来の一般的な窒化物スペーサを用いた素子分離膜の形成方法を説明するため示した断面図である。
【図３】従来の一般的な窒化物スペーサを用いた素子分離膜の形成方法を説明するため示した断面図である。
【図４】従来の一般的な窒化物スペーサを用いた素子分離膜の形成方法を説明するため示した断面図である。
【図５】従来の一般的な窒化物スペーサを用いた素子分離膜の形成方法を説明するため示した断面図である。
【図６】本発明の第１実施例による素子分離膜の形成方法を説明するため示した断面図である。
【図７】本発明の第１実施例による素子分離膜の形成方法を説明するため示した断面図である。
【図８】本発明の第１実施例による素子分離膜の形成方法を説明するため示した断面図である。
【図９】本発明の第１実施例による素子分離膜の形成方法を説明するため示した断面図である。
【図１０】本発明の第１実施例による素子分離膜の形成方法を説明するため示した断面図である。
【図１１】本発明の第１実施例による素子分離膜の形成方法を説明するため示した断面図である。
【図１２】本発明の第２実施例による素子分離膜の形成方法を説明するため示した断面図である。
【図１３】本発明の第３実施例による素子分離膜の形成方法を説明するため示した断面図である。
【符号の説明】
３０ 半導体基板
３２ パッド酸化膜
３４ 酸化防止膜パターン
３６ 第１酸化膜
３８ スペーサ
４０ 第２酸化膜
４２ 素子分離膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor memory device, and more particularly to a method for forming an element isolation film of a semiconductor device.
[0002]
[Prior art]
Research and development of element isolation technology for electrically isolating elements from each other is progressing actively due to the trend toward higher integration of semiconductor devices. Conventionally, a local oxidation of silicon (hereinafter referred to as LOCOS) method has been generally used as an element isolation technique. The LOCOS method is a method of forming a semi-recessed element isolation film in an inactive region, that is, an element isolation region of a silicon substrate, and its manufacturing process is simple. However, according to the LOCOS method, a bird's beak is formed in which the element isolation film bites into the active region side, so that it is unsuitable as a method for manufacturing an element isolation film of a submicron class element.
[0003]
In addition, the oxide film grown under the surface of the silicon substrate is thin, and it is impossible to electrically isolate the element having a fine pattern.
In order to overcome this, recently, a nitride spacer is formed on the sidewall of the silicon nitride film pattern as an antioxidant film, and a silicon substrate is etched at a certain depth and then oxidized to form an element isolation film. That is, a fully-recessed LOCOS system using nitride spacers is in the spotlight.
[0004]
1 to 5 are cross-sectional views illustrating a method for forming a device isolation layer using a fully-recessed LOCOS method using a conventional nitride spacer.
Referring to FIG. 1, after a silicon nitride film is stacked on a semiconductor substrate 10 with a pad oxide film 12 and an antioxidant film, the silicon nitride film is etched to expose the pad oxide film in the element isolation region S 1 . An opening T 1 is formed, and a silicon nitride film pattern 14 having a predetermined width S 1 is formed.
[0005]
Referring to FIG. 2, after depositing silicon nitride on the entire surface of the silicon substrate 10 on which the silicon nitride film pattern 14 is formed, the silicon nitride film pattern 14 is anisotropically etched to form spacers 16 on the sidewalls of the silicon nitride film pattern 14. To do.
Here, the spacer 16 is formed to suppress the formation of a bird's beak that bites into the active region A 1, and the size of the opening T1 exposing the pad oxide film is reduced by the spacer 16 (S 1 > S 11 ).
[0006]
Referring to FIG. 3, the recess r 1 is formed by etching the semiconductor substrate 10 at a certain depth using the silicon nitride film pattern 14 and the spacer 16 as an etching mask. Next, as shown in FIG. 4, an oxide film 18 having a predetermined thickness is formed by performing a thermal oxidation process on the resultant structure in which the recess r 1 is formed. Next, as shown in FIG. 5, the element isolation film 20 is completed by removing the silicon nitride film pattern 14 and the spacer 16 (FIG. 5).
[0007]
According to the fully-recessed LOCOS method, by forming the recess r 1 on the surface of the semiconductor substrate, the thickness T of the isolation layer formed under the surface of the semiconductor substrate can be slightly increased.
However, the conventional method has the following problems.
First, a thin element isolation film is formed.
[0008]
In general, the narrower the width S 11 of the opening T 1 of the element isolation region, the oxide film thin effect oxide film formed by heat oxidation is reduced (oxide thinning effect) appears. This phenomenon is so much generated semiconductor device is highly integrated, seriously generated in the conventional manner width S 11 of the opening T 1 is now further narrowed by nitride spacers. A thin element isolation film due to this effect makes it impossible to electrically isolate a miniaturized element, which reduces the margin for subsequent processes.
[0009]
Secondly, the profile of the element isolation film is deteriorated.
With the nitride spacer, the device isolation film formed at the boundary portion between the recessed substrate and the nitride spacer has a steeply inclined S ′ profile. This causes a reduction in resolution in the subsequent photographic process, particularly in the photographic process for forming the gate conductive layer.
[0010]
Third, a sharp active edge (E in FIG. 5) of the active region is formed.
When a gate oxide film is formed at the sharp corner of the active region exposed at the boundary between the element isolation film and the active region, the gate oxide film formed at this portion is formed at another portion. Thinner than the film. As a result, the reliability of the gate oxide film is lowered, the junction leakage current is increased, and the operation characteristics of the device are deteriorated.
[0011]
[Problems to be solved by the invention]
An object of the present invention is to provide a method for forming an element isolation film that can prevent the element isolation film from being thinly formed and improve the profile of the boundary between the element isolation film and the active region.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the present invention forms a recess by partially etching the central portion of the first oxide film formed in the element isolation region on the semiconductor substrate to a predetermined depth. By selectively thermally oxidizing only the portion of the first oxide film where the recess is formed to form a second oxide film, the edge portion is the first oxide film and the central portion is the second oxide film. An element isolation film is formed. The first oxide film is formed with a thickness not generating bird's beak using a LOCOS method, about 1000 to 2000 mm, and the second oxide film is formed with a thickness of about 1500 to 3000 mm using a nitride spacer.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
6 to 11 are cross-sectional views illustrating a method for forming an isolation layer according to the first embodiment of the present invention.
FIG. 6 shows the step of forming the pad oxide film 32 and the antioxidant film pattern 34. After the pad oxide film 32 and the antioxidant film are sequentially formed on the semiconductor substrate 30, the antioxidant film is formed. patterning to expose the pad oxide film 32 in the element isolation region isolation layer is formed, to form an oxide barrier layer pattern 34 having an opening portion T 2 is formed to have a predetermined width S 2.
[0014]
The pad oxide film 32 is formed to a thickness of, for example, 100 to 300 mm using a method of oxidizing the surface of the semiconductor substrate, and the antioxidant film is formed of, for example, silicon to prevent oxidation of the substrate for a predetermined thermal oxidation process. The nitride is formed by vapor deposition using a low pressure chemical vapor deposition (LPCVD) with a thickness of about 1500 to 2000 mm.
Figure 7 is a shows a step of forming a first oxide layer 36, the thermal oxidation at the bottom of the semiconductor substrate 30 of the pad oxide film 32 exposed by the openings T 2 (first oxidation step) to A first oxide film 36 is formed.
[0015]
In this way, the first oxide film 36 is formed using a normal thermal oxidation process, and at this time, it is desirable to form the first oxide film 36 to a thickness that can prevent the formation of bird's beaks, for example, a thickness of about 1000 to 2000 mm.
Here, unlike the prior art, since the first oxide film 36 is formed in a state where no spacers are formed on the side wall of the anti-oxidation film pattern 34, the width of the opening T 2 is not narrowed. Therefore, the phenomenon that the oxide film becomes thinner is greatly reduced as compared with the conventional method. Further, the first oxide film 36 is formed with a thickness that is known not to generate bird's beak when using a general LOCOS, that is, a thickness of less than 3000 mm, preferably about 1000 mm to 2000 mm. Generation of bird's beaks that bite into the active region A 2 is prevented.
[0016]
FIG. 8 shows the step of forming the spacer 38, in which an insulating layer is formed on the resultant structure on which the first oxide film 36 is formed, and the insulating layer is anisotropically etched to form the antioxidant film. A spacer 38 having a predetermined width is formed on the side wall of the pattern.
The insulating layer for forming the spacer 38 has an etching rate smaller than that of the first oxide film 36 during the subsequent etching for forming the recess, and the substrate (first oxidation) for a predetermined thermal oxidation process. It is formed of a material capable of suppressing oxidation of the substrate (under the film), such as silicon nitride. The spacer 38 formed of silicon nitride is used not only as an etching mask in the subsequent etching process of the first oxide film, but also serves to suppress the formation of bird's beaks during the subsequent formation of the second oxide film. .
[0017]
FIG. 9 shows a step of forming a recess r 2 , wherein the antioxidant film pattern 34 and the spacer 38 are used as an etching mask, and the first oxide film 36 is etched to a certain depth. r 2 is formed.
The recess r 2 can be formed by a normal anisotropic etching process, is formed in the first oxide film, and has a depth not deeper than the thickness of the first oxide film 36 (first embodiment). In another method, the first oxide film 36 is formed to the same depth as that of the first oxide film 36 (which is a second embodiment and will be described with reference to FIG. 12) or deeper than the thickness of the first oxide film 36. It can also be formed (this is the third embodiment and will be described with reference to FIG. 13).
[0018]
FIG. 10 shows the step of forming the second oxide film 40. The first oxide film (36 in FIG. 9) in which the recess (r 2 in FIG. 9) is formed is thermally oxidized (second oxide). Process) to form a second oxide film 40.
The second oxide film 40 is preferably formed to have a thickness of about 1500 to 3000 mm, and is formed at a deeper position than the first oxide film 36 located on the edge blocked by the spacer 38. The surface of the second oxide film 40 is located below the first oxide film 36. That is, during the second oxidation process, the oxidation from the recess-formed portion toward the silicon substrate proceeds further deeply, and thus the thickness of the element isolation film below the substrate surface is increased. Thus, the device isolation efficiency can be increased by increasing the thickness of the device isolation film below the substrate surface.
[0019]
On the other hand, during the thermal oxidation process for forming the second oxide film 40, the growth of bird's beaks in the lateral direction is suppressed by the nitride spacers 38.
FIG. 11 shows a step of completing an element isolation film 42 composed of a first oxide film (36 in FIG. 9) and a second oxide film (40 in FIG. 10). The process proceeds in the step of removing the object spacer 38.
[0020]
The edge of the isolation layer 42 is formed by a first oxidation process using a general LOCOS, and a central part is formed by a second oxidation process using a fully-recessed LOCOS using a nitride spacer. Is done.
Here, after the removal process of the antioxidant film pattern 34 and the spacer 38, a sacrificial oxidation process may be performed to recover the surface of the semiconductor substrate damaged by the thermal oxidation process.
[0021]
The first embodiment of the present invention described above has the following advantages.
First, unlike the conventional technique, the width of the region oxidized by the nitride spacer is not narrowed, so that the device isolation film can be prevented from being thinly formed.
Second, since the first oxide film formed by the LOCOS method forms the edge of the element isolation film, it is possible to fundamentally prevent the steep inclination of the element isolation film generated after the removal of the conventional nitride spacer.
[0022]
Third, since the interface between the active region and the element isolation film is formed like a general LOCOS, the sharp corners of the active region (E in FIG. 5) are not formed. Therefore, the reliability of the gate oxide film is increased and the junction leakage current is reduced.
FIG. 12 is a cross-sectional view illustrating a method for forming an isolation layer according to a second embodiment of the present invention.
[0023]
After the process up to FIG. 8 of the first embodiment is performed, the first oxide film 36 is removed until the semiconductor substrate 30 is exposed using the antioxidant film pattern 34 and the spacer 38 as an etching mask. Recess r 3 is formed. That is, the depth of the recess r 3 according to the second embodiment of the present invention is formed to be the same as that of the first oxide film 36. The subsequent steps are the same as those of the first embodiment described above.
[0024]
FIG. 13 is a cross-sectional view illustrating a method for forming an isolation layer according to a third embodiment of the present invention.
After the process up to FIG. 8 of the first embodiment is performed, the first oxide film 36 and the semiconductor substrate 30 are etched to a predetermined depth using the antioxidant film pattern 34 and the spacer 38 as an etching mask. To form a recess r 4 . That is, the depth of the recess r 4 according to the third embodiment of the present invention is formed thicker than that of the first oxide film 36. The subsequent steps are the same as those of the first embodiment described above.
[0025]
According to the second and third embodiments, since the semiconductor device can be formed deeper on the semiconductor substrate side than the device isolation film formed by the method of the first embodiment, the isolation effect between the devices can be enhanced.
[0026]
【The invention's effect】
As described above, according to the present invention, by forming an element isolation film through two oxidation processes, the efficiency of element isolation is increased, the margin of subsequent processes is increased, and the photographic process for forming the gate conductive layer is performed. The resolution can be increased and the reliability of the gate oxide film can be increased.
[0027]
The present invention is not limited to the above-described embodiments, and it is apparent that many modifications can be made by those having ordinary knowledge within the technical idea to which the present invention belongs.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining a method of forming an element isolation film using a conventional general nitride spacer.
FIG. 2 is a cross-sectional view for explaining a method of forming an element isolation film using a conventional general nitride spacer.
FIG. 3 is a cross-sectional view for explaining a method of forming an element isolation film using a conventional general nitride spacer.
FIG. 4 is a cross-sectional view for explaining a method of forming an element isolation film using a conventional general nitride spacer.
FIG. 5 is a cross-sectional view for explaining a method of forming an element isolation film using a conventional general nitride spacer.
FIG. 6 is a cross-sectional view illustrating a method for forming an isolation layer according to a first embodiment of the present invention.
FIG. 7 is a cross-sectional view illustrating a method for forming an isolation layer according to a first embodiment of the present invention.
FIG. 8 is a cross-sectional view illustrating a method for forming an isolation layer according to a first embodiment of the present invention.
FIG. 9 is a cross-sectional view illustrating a method for forming an isolation layer according to a first embodiment of the present invention.
FIG. 10 is a cross-sectional view illustrating a method for forming an isolation layer according to a first embodiment of the present invention.
FIG. 11 is a cross-sectional view illustrating a method for forming an isolation layer according to a first embodiment of the present invention.
FIG. 12 is a cross-sectional view illustrating a method for forming an isolation layer according to a second embodiment of the present invention.
FIG. 13 is a cross-sectional view illustrating a method for forming an isolation layer according to a third embodiment of the present invention.
[Explanation of symbols]
30 Semiconductor substrate 32 Pad oxide film 34 Antioxidation film pattern 36 First oxide film 38 Spacer 40 Second oxide film 42 Element isolation film

Claims (6)

半導体基板上にパッド酸化膜及び酸化防止膜を順次に積層する第１段階と、
前記酸化防止膜を蝕刻して素子分離膜が形成される領域を限定する酸化防止膜パターンを形成する第２段階と、
酸化防止膜パターンをマスクとして用いて前記半導体基板の一部を酸化させ第１酸化膜を形成する第３段階と、
第１酸化膜が形成された前記半導体基板の全面に窒化膜を蒸着してから異方性蝕刻して前記酸化防止膜パターンの側壁にスペーサを形成する第４段階と、
前記酸化防止膜パターン及びスペーサを蝕刻マスクで使用して前記第１酸化膜の一部を蝕刻して所定深さを有するリセスを形成する第５段階と、
リセスが形成された第５段階の結果物を、前記酸化防止膜パターン及びスペーサをマスクとして用いて選択的に酸化させ、前記リセスに至近の前記半導体基板の表面に第２酸化膜を形成する第６段階と、
前記酸化防止膜パターン及びスペーサを除去して、縁部をなす第１酸化膜及び中心部をなす第２酸化膜で構成された素子分離膜を完成する第７段階とを具備することを特徴とする半導体装置の素子分離膜形成方法。A first step of sequentially depositing a pad oxide film and an antioxidant film on a semiconductor substrate;
A second step of forming an anti-oxidation film pattern that etches the anti-oxidation film to limit a region where an element isolation film is formed;
A third step of forming a first oxide film by oxidizing a part of the semiconductor substrate using an antioxidant film pattern as a mask ;
A fourth step of depositing a nitride film on the entire surface of the semiconductor substrate on which the first oxide film is formed, and then anisotropically etching to form a spacer on the sidewall of the antioxidant film pattern;
A fifth step of forming a recess having a predetermined depth by etching a portion of the first oxide film using the antioxidant film pattern and the spacer as an etching mask;
A result of the fifth step in which the recess is formed is selectively oxidized using the antioxidant film pattern and the spacer as a mask to form a second oxide film on the surface of the semiconductor substrate close to the recess . 6 stages,
And a seventh step of removing the anti-oxidation film pattern and the spacer to complete an element isolation film composed of a first oxide film forming an edge and a second oxide film forming a center. A method for forming an element isolation film of a semiconductor device. 前記リセスは第１酸化膜を部分的に蝕刻して形成することにより、リセスの深さを第１酸化膜の厚さより浅くすると共に、前記第２酸化膜を前記リセスの下方に位置する前記半導体基板の表面に形成することを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。The recess by forming a first oxide layer partially etched, the depth of the recess as well as shallower than the thickness of the first oxide layer, said semiconductor which is located the second oxide layer below the recess 2. The method for forming an element isolation film of a semiconductor device according to claim 1 , wherein the element isolation film is formed on a surface of a substrate . 前記リセスは前記半導体基板が露出されるまで前記第１酸化膜を蝕刻して形成することにより、リセスの深さを第１酸化膜の厚さと同一にすると共に、前記第２酸化膜を前記リセス内に露出した前記半導体基板の表面に形成することを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。The recess is formed by etching the first oxide film until the semiconductor substrate is exposed, so that the depth of the recess is the same as the thickness of the first oxide film, and the second oxide film is formed in the recess. 2. The method of forming an element isolation film in a semiconductor device according to claim 1 , wherein the element isolation film is formed on the surface of the semiconductor substrate exposed inside . 前記リセスを形成する段階は半導体基板を所定の深さに蝕刻することにより、リセスの深さを第１酸化膜の厚さよりさらに深くすると共に、前記第２酸化膜を前記リセス内に露出した前記半導体基板の表面に形成することを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。In the step of forming the recess, the depth of the recess is made deeper than the thickness of the first oxide film by etching the semiconductor substrate to a predetermined depth, and the second oxide film is exposed in the recess. 2. The element isolation film forming method for a semiconductor device according to claim 1 , wherein the element isolation film is formed on a surface of a semiconductor substrate . 前記第１酸化膜は１０００Å〜２０００Åの厚さで形成することを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。Isolation film forming method according to claim 1 wherein the first oxide layer, characterized in that formed to a thickness of 1000Å~2000 Å. 前記第２酸化膜は１５００Å〜３０００Åの厚さで形成することを特徴とする請求項１に記載の半導体装置の素子分離膜形成方法。The method of claim 1 , wherein the second oxide film is formed with a thickness of 1500 to 3000 mm.
JP05880897A 1996-03-19 1997-03-13 Method for forming element isolation film of semiconductor device Expired - Fee Related JP3923584B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960007376A KR0176198B1 (en) 1996-03-19 1996-03-19 Method for forming isolation film semiconductor device
KR1996P7376 1996-03-19

Publications (2)

Publication Number Publication Date
JPH09330923A JPH09330923A (en) 1997-12-22
JP3923584B2 true JP3923584B2 (en) 2007-06-06

Family

ID=19453417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05880897A Expired - Fee Related JP3923584B2 (en) 1996-03-19 1997-03-13 Method for forming element isolation film of semiconductor device

Country Status (2)

Country Link
JP (1) JP3923584B2 (en)
KR (1) KR0176198B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610581B1 (en) 1999-06-01 2003-08-26 Sanyo Electric Co., Ltd. Method of forming isolation film in semiconductor device
JP5187988B2 (en) 2000-08-03 2013-04-24 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR0176198B1 (en) 1999-04-15
JPH09330923A (en) 1997-12-22
KR970067628A (en) 1997-10-13

Similar Documents

Publication Publication Date Title
JP2812811B2 (en) Method for forming field oxide film of semiconductor device
US6825544B1 (en) Method for shallow trench isolation and shallow trench isolation structure
JP3057882B2 (en) Method for manufacturing semiconductor device
JP3076772B2 (en) Method for forming device isolation film of semiconductor device
JP3933746B2 (en) Element isolation method for semiconductor device
JP3923584B2 (en) Method for forming element isolation film of semiconductor device
JP3178416B2 (en) Method for manufacturing semiconductor device
KR100204023B1 (en) Method for forming an element isolation region in a semiconductor device
US7018927B2 (en) Method for forming isolation film for semiconductor devices
JPH07211710A (en) Formation of element isolating film in semiconductor device
JP2762973B2 (en) Method for manufacturing semiconductor device
JPH1092806A (en) Method of forming semiconductor element isolation region
KR100190070B1 (en) Method and device for isolating semiconductor device
JPH09289245A (en) Fabrication method of semiconductor device
JP3160928B2 (en) Element isolation formation method
KR100596876B1 (en) Method for forming device isolation film of semiconductor device
KR100343132B1 (en) Method for forming isolation layer of semiconductor
KR100195227B1 (en) Isolation method in semiconductor device
KR100416813B1 (en) Field Oxide Formation Method of Semiconductor Device
JP2995948B2 (en) Method for manufacturing semiconductor device
JP3468920B2 (en) Element isolation method for semiconductor device
KR100446279B1 (en) Method of etching trench of semiconductor device for forming isolation layer by using shallow trench
KR100422960B1 (en) Method for forming isolation layer of semiconductor device
JP3220980B2 (en) Method for manufacturing semiconductor device
KR950000521B1 (en) Element isolating method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees