KR100446279B1 - Method of etching trench of semiconductor device for forming isolation layer by using shallow trench - Google Patents

Method of etching trench of semiconductor device for forming isolation layer by using shallow trench Download PDF

Info

Publication number
KR100446279B1
KR100446279B1 KR1019970019312A KR19970019312A KR100446279B1 KR 100446279 B1 KR100446279 B1 KR 100446279B1 KR 1019970019312 A KR1019970019312 A KR 1019970019312A KR 19970019312 A KR19970019312 A KR 19970019312A KR 100446279 B1 KR100446279 B1 KR 100446279B1
Authority
KR
South Korea
Prior art keywords
trench
etching
layer
film
oxide film
Prior art date
Application number
KR1019970019312A
Other languages
Korean (ko)
Other versions
KR19980083838A (en
Inventor
김성의
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970019312A priority Critical patent/KR100446279B1/en
Publication of KR19980083838A publication Critical patent/KR19980083838A/en
Application granted granted Critical
Publication of KR100446279B1 publication Critical patent/KR100446279B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Abstract

PURPOSE: A method of etching a trench of a semiconductor device is provided to round an entrance of a trench and restrict degradation of electrical characteristics by using an undercut generated from a nitride layer. CONSTITUTION: A pad oxide layer(102), a nitride layer(104), and a trench etch mask layer(106) are sequentially stacked on a semiconductor substrate(100). The nitride layer is etched by patterning the trench etch mask layer. An undercut is formed at the nitride layer by performing an isotropic etch process. A field oxide layer is formed thereon. A trench is formed by etching the field oxide layer and the semiconductor substrate by using the trench etch mask layer.

Description

반도체 장치의 트랜치 식각 방법Trench Etching Method of Semiconductor Device

본 발명은 반도체 장치의 제조공정에 관한 것으로, 특히 소자분리 공정에서 얕은 트랜치를 이용하여 소자분리막을 형성하는 반도체 장치의 트랜치 식각 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a trench etching method of a semiconductor device in which an isolation layer is formed using a shallow trench in an isolation process.

최근, 반도체 소자가 고기능화 및 고집적화 됨에 따라 공정의 초기 단계에서 실시하는 소자분리 기술의 중요성이 더욱 부각되고 있다. 이러한 소자분리 기술은 다른 공정에 비교하여 고난도의 기술을 필요로 하는 어려운 기술 분야 중에 하나이다. 그 동안 일반적인 소자분리 기술로써, 국부적 산화를 통한 소자분리 방법(LOCOS), 선택적 폴리실리콘에 의한 소자분리 방법(Selective Polysilicon Oxidation)등과 같이 반도체 소자의 고집적화 시대의 설계요구(Design Rule)에 부응하기 위한 다양한 종류의 소자분리 방법이 소개되었지만, 그 한계점을 보이고 있는 실정이다. 이러한 한계점을 극복하기 위하여 소개된 트랜치를 이용한 소자분리 방법(Trench Isolation Forming method)은, 반도체 기판 상에 트랜치를 형성하고 트랜치의 내부를 화학 기상 증착으로 생성된 산화막으로 채움으로써 소자분리를 완성하는 방법으로, 소자분리 영역의 면적을 축소할 수 있어서 반도체 소자의 고집적화가 진행됨에 따라 일반화되고 있다.In recent years, as semiconductor devices have become highly functionalized and highly integrated, the importance of device isolation techniques performed at an early stage of the process has become more important. This device isolation technology is one of the difficult technical fields that requires a high level of technology compared to other processes. As a general device isolation technology, the device isolation method through local oxidation (LOCOS) and the selective polysilicon oxide (Selective Polysilicon Oxidation) method, such as to meet the design rule of the high integration era of semiconductor devices Various types of device isolation methods have been introduced, but the situation is showing its limitations. In order to overcome these limitations, the trench isolation forming method introduced is a method for completing device isolation by forming a trench on a semiconductor substrate and filling the inside of the trench with an oxide film produced by chemical vapor deposition. As the area of the device isolation region can be reduced, the integration of semiconductor devices is becoming more common.

그러나, 이러한 트랜치를 이용한 소자분리 방법은 트랜치 형성, 트랜치에 절연물질을 매립하는 방법, 절연물질의 에치백 방법 및 절연물질의 밀도를 조절하는 문제 등에서 아직은 개선할 많은 여지를 가지고 있다.However, the device isolation method using the trench still has a lot of room for improvement in the formation of the trench, the method of embedding the insulating material in the trench, the etch back method of the insulating material and the problem of controlling the density of the insulating material.

특히 트랜치를 이용하여 소자분리막인 필드산화막을 형성하면, 트랜치가 형성된 모서리 부분인 활성영역과 비활성영역의 경계면에서 날카로운 단차가 형성되면서, 반도체 기판에 형성된 트랜지스터가 동작할 때, 전계가 활성영역과 비활성영역의 경계면, 즉 날카로운 단차가 있는 모서리에 집중된다. 따라서, 반도체 소자가 작동 중에 전기적인 특성을 저하되는 문제인 험프(HUMP) 현상이 발생하게 된다. 이러한 문제를 개선하기 위하여 트랜치의 입구, 즉 활성영역과 비활성영역의 모서리를 둥글게 형성하려는 연구가 많이 시도되었는데, 이에 대한 특허가 미합중국 특허 제5,468,676 호(제목: Trench Isolation structure and method for forming, Nov/21/1995)로 출원된 바 있다.In particular, when the field oxide layer, which is an isolation layer, is formed using a trench, a sharp step is formed at the interface between the trench and the corner of the active region and the inactive region, and when the transistor formed on the semiconductor substrate is operated, the electric field is inactive with the active region. It is concentrated on the boundary of the area, ie the corner with sharp step. Accordingly, the Hump phenomenon, which is a problem of deteriorating electrical characteristics of the semiconductor device during operation, occurs. In order to improve this problem, many attempts have been made to form the corners of the trench openings, that is, the corners of the active and inactive regions, which are disclosed in US Patent No. 5,468,676 (Title: Isolation structure and method for forming, Nov / 21/1995).

본 발명이 이루고자 하는 기술적 과제는 트랜치의 입구 부분을 둥글게 구성하여 반도체 소자의 전기적 특성이 저하되는 문제를 억제할 수 있는 반도체 장치의 트랜치 식각 방법을 제공하는데 있다.An object of the present invention is to provide a trench etching method of a semiconductor device capable of suppressing a problem of deteriorating electrical characteristics of a semiconductor device by roundly forming an inlet portion of a trench.

도 1 내지 도 4는 본 발명의 제1 실시예에 의한 반도체 장치의 트랜치 식각 방법을 설명하기 위하여 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a trench etching method of a semiconductor device in accordance with a first embodiment of the present invention.

도 5 및 도 6은 본 발명의 제2 실시예에 의한 반도체 장치의 트랜치 식각 방법을 설명하기 위하여 도시한 단면도들이다.5 and 6 are cross-sectional views illustrating a trench etching method of a semiconductor device in accordance with a second embodiment of the present invention.

도 7 내지 도 8은 상기 제2 실시예에 따라 공정을 진행하였을 때, 실험결과를 보여주기 위하여 도시한 단면도들이다.7 to 8 are cross-sectional views showing the experimental results when the process according to the second embodiment.

< 도면의 주요부분에 대한 부호의 간단한 설명 ><Brief description of symbols for the main parts of the drawings>

100: 반도체 기판, 102: 패드산화막,100: semiconductor substrate, 102: pad oxide film,

104: 질화막,106: 트랜치 식각 마스크층,104: nitride film, 106: trench etching mask layer,

108: LOCOS막,110: 트랜치,108: LOCOS film, 110: trench,

112: 사이드 웰 산화막.112: side well oxide film.

상기의 기술적 과제를 달성하기 위하여, 본 발명은 제1 실시예를 통하여, 반도체 기판에 패드산화막, 질화막 및 트랜치 식각 마스크층을 순차적으로 적층하는 제1 단계와, 상기 트랜치 식각 마스크층을 패터닝하여 하부의 질화막을 식각하는 제2 단계와, 상기 결과물의 전면에 등방성 식각을 진행하여 상기 질화막에 언더컷을 형성하는 제3 단계와, 상기 등방성 식각이 진행된 전면에 국부적 산화에 의한 필드산화막(LOCOS막)을 형성하는 제4 단계와, 상기 트랜치 식각 마스크층을 이용하여 반도체 기판을 식각하여 트랜치를 형성하는 제5 단계를 포함하는 것을 특징으로 반도체 장치의 트랜치 식각 방법을 제공한다.In order to achieve the above technical problem, according to an embodiment of the present invention, a first step of sequentially stacking a pad oxide film, a nitride film, and a trench etching mask layer on a semiconductor substrate, and by patterning the trench etching mask layer A second step of etching the nitride film, a third step of forming an undercut on the nitride film by isotropic etching on the entire surface of the resultant product, and a field oxide film (LOCOS film) by local oxidation on the entire surface of the isotropic etching process And a fourth step of forming a trench by etching the semiconductor substrate using the trench etch mask layer.

본 발명의 바람직한 실시예에 의하면, 상기 제3 단계의 질화막에 언더컷을 형성하는 방법은 인산(H2PO4)을 이용한 습식식각을 진행하여 100∼1000Å의 범위에서 언더컷이 발생하도록 형성한다.According to a preferred embodiment of the present invention, the method for forming an undercut in the nitride film of the third step is to perform the wet etching using phosphoric acid (H 2 PO 4 ) to form an undercut in the range of 100 ~ 1000Å.

상기 트랜치 식각 마스크층은 산화막 사용하여 형성하는 것이 적합하고, 국부적 산화에 의한 필드산화막(LOCOS막)의 두께는 2000Å 이하로 형성하는 것이 바람직하다.It is preferable to form the trench etching mask layer using an oxide film, and the thickness of the field oxide film (LOCOS film) by local oxidation is preferably 2000 kPa or less.

또한, 상기 제2 단계 후에 패드산화막을 제거하는 단계를 추가할 수 있다.In addition, a step of removing the pad oxide film may be added after the second step.

상기의 기술적 과제를 달성하기 위하여, 본 발명은 제2 실시예를 통하여, 반도체 기판에 패드산화막, 질화막 및 트랜치 식각 마스크층을 순차적으로 적층하는 제1 단계와, 상기 트랜치 식각 마스크층을 패터닝하여 하부의 질화막을 식각하는 제2 단계와, 상기 결과물의 전면에 등방성 식각을 진행하여 상기 질화막에 언더컷을 형성하는 제3 단계와, 상기 트랜치 식각 마스크층을 이용하여 반도체 기판을 식각하여 트랜치를 형성하는 제4 단계와, 상기 트랜치의 측벽 및 바닥에 산화막을 성장시키는 제5 단계를 구비하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법을 제공한다.In order to achieve the above technical problem, according to an embodiment of the present invention, a first step of sequentially laminating a pad oxide film, a nitride film, and a trench etching mask layer on a semiconductor substrate, and by patterning the trench etching mask layer, A second step of etching the nitride film, a third step of forming an undercut on the nitride film by isotropic etching on the entire surface of the resultant, and forming a trench by etching the semiconductor substrate using the trench etching mask layer. And a fourth step of growing an oxide film on sidewalls and bottoms of the trenches.

본 발명의 바람직한 실시예에 의하면, 상기 제3 단계의 질화막에 언더컷을 형성하는 방법은 인산(H2PO4)을 이용한 습식식각을 진행하여 100∼1000Å의 범위에서 언더컷이 발생하도록 형성한다.According to a preferred embodiment of the present invention, the method for forming an undercut in the nitride film of the third step is to perform the wet etching using phosphoric acid (H 2 PO 4 ) to form an undercut in the range of 100 ~ 1000Å.

상기 트랜치 식각 마스크층은 산화막을 사용하여 상기 제4 단계 후에도 두께가 100∼1000Å이 되도록 형성하는 것이 바람직하다. 또한, 상기 제2 단계 후에 패드산화막을 제거하는 단계를 추가할 수 있다.The trench etch mask layer is preferably formed to have a thickness of 100 to 1000 microns even after the fourth step by using an oxide film. In addition, a step of removing the pad oxide film may be added after the second step.

또한, 상기 제5 단계의 트랜치 측벽과 바닥에 산화막을 성장시키는 방법은 트랜치 상부의 언더컷이 발생한 영역에도 함께 산화막을 성장시키는 것이 바람직하다.In addition, in the method of growing an oxide film on the trench sidewalls and the bottom of the fifth step, it is preferable to grow the oxide film together in a region where an undercut occurs in the upper portion of the trench.

본 발명에 따르면, 트랜치를 이용한 소자분리 공정에서 트랜치 모서리를 둥글게 형성하여 반도체 소자가 작동 중에 발생하는 험프 현상을 억제할 수 있다.According to the present invention, in the device isolation process using the trench, the trench edges may be rounded to suppress the hump phenomenon occurring during the operation of the semiconductor device.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제1 실시예First embodiment

도 1 내지 도 4는 본 발명의 제1 실시예에 의한 반도체 장치의 트랜치 식각 방법을 설명하기 위하여 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a trench etching method of a semiconductor device in accordance with a first embodiment of the present invention.

도 1을 참조하면, 반도체 기판(100)에 패드산화막(102)을 형성하고, 상기 패드산화막(102) 상에 질화막(104)과 트랜치 식각마스크층(106)인 산화막을 순차적으로 형성한다. 이어서, 상기 결과물의 전면에 포토레지스트를 도포(coating)하고 사진 및 식각공정을 진행하여 하부의 질화막(104)을 패터닝하여 식각한다. 이때, 상기 패드산화막(102)을 함께 제거하여도 무방하고, 제거하지 않고 남아 있게 하여도 된다. 본 도면에서는 패드산화막(102)을 제거하지 않은 상태를 일 예로 하여 설명한다.Referring to FIG. 1, a pad oxide layer 102 is formed on a semiconductor substrate 100, and an oxide layer, which is a nitride layer 104 and a trench etching mask layer 106, is sequentially formed on the pad oxide layer 102. Subsequently, a photoresist is coated on the entire surface of the resultant, a photo and an etching process are performed, and the lower nitride film 104 is patterned and etched. At this time, the pad oxide film 102 may be removed together or left without being removed. In the drawing, a state in which the pad oxide film 102 is not removed will be described as an example.

도 2를 참조하면, 상기 질화막(104)이 제거되어 패드산화막(102)의 일부가 드러난 결과물에 인산(H2PO4)을 이용한 등방성의 습식식각을 진행하여 질화막(104)에 좌우로 100∼1000Å 정도의 언더컷(undercut)이 발생하도록 한다. 여기서, 언더컷의 범위는 반도체 소자의 디자인 룰(design rule)에서 요구하는 활성영역(active region)의 크기에 따라 결정된다. 상기 언더컷은 후속공정에서 국부적 산화에 의한 필드산화막(이하 LOCOS막이라 칭함)을 형성하여 트랜치를 하거나(제1 실시예), 다른 방법으로 트랜치를 형성한 후에 트랜치의 내부에 산화막을 성장시키는 과정에서 트랜치 모서리의 상부 및 측상면에 산화막의 두께를 두껍게 형성시키는 수단이 된다. 따라서 상술한 언더컷에 의하여 트랜치의 모서리에서 산화막이 두껍게 성장되어 활성영역과 필드산화막이 있는 비활성영역의 경계면에서 발생하는 날카로운 단차를 완화시켜 줌으로써, 반도체 소자가 작동 중에 발생하는 험프(hump) 현상이 억제된다.Referring to FIG. 2, the nitride film 104 is removed to partially expose the pad oxide film 102, and isotropic wet etching using phosphoric acid (H 2 PO 4 ) is performed to the nitride film 104. Make an undercut of about 1000 ms. Here, the range of the undercut is determined according to the size of the active region required by the design rule of the semiconductor device. The undercut may be formed by forming a field oxide film (hereinafter referred to as LOCOS film) by local oxidation in a subsequent process (hereinafter, referred to as LOCOS film) or by forming an trench in another method, or by growing an oxide film inside the trench. It becomes a means for forming the thickness of an oxide film thickly in the upper and side surface of a trench edge. Therefore, the oxide film is thickly grown at the corners of the trench by the undercut described above, thereby alleviating the sharp step generated at the interface between the active region and the inactive region including the field oxide layer, thereby suppressing the hump phenomenon during operation of the semiconductor device. do.

도 3을 참조하면, 상기 언더컷이 발생된 반도체 기판(100)의 표면에 LOCOS막(108)을 2000Å 이하로 형성한다. 이때, 상기 LOCOS막(108)은 두꺼우면 두꺼울수록 트랜치의 모서리를 좀더 둥글게 형성하게 하지만, LOCOS막(108)이 너무 심하게 성장하여 활성영역으로 침투함으로 말미암아 발생하는 활성영역의 개방결함을 고려하여 2000Å 이하로 형성한다.Referring to FIG. 3, a LOCOS film 108 is formed on the surface of the semiconductor substrate 100 on which the undercut has been generated. In this case, the thicker the LOCOS film 108 is, the more round the corners of the trench are formed. However, the LOCOS film 108 grows too severely and penetrates into the active area. It forms below.

도 4를 참조하면, 상기 산화막을 재질로 하는 트랜치 식각 마스크층(106)을 식각마스크로 이방성의 건식식각을 진행하여 반도체 기판의 일부를 식각함으로써 트랜치(110)를 형성한다. 여기서 상기 질화막(104) 하부에는 수평면을 따라서 버즈 비크(bird's beak) 형상으로 LOCOS막(108)이 형성되어 있고, 그 상부 질화막(104)에는 언더컷이 100∼1000Å 범위로 형성되어 있어서, 이 영역은 LOCOS막(108)이 경사지게 형성된 상태에서 이방성 식각이 된다. 이러한 경사지게 형성된 LOCOS막(108)은 후속공정에서 최종적으로 소자분리막을 형성할 때에 제거되게 되는데, 이때 LOCOS막이 제거된 영역, 즉 트랜치의 모서리 또는 활성영역과 비활성영역의 경계면이 각이 없는 둥근 형상으로 형성되어 날카로운 단차가 발생하는 것을 억제할 수 있다. 따라서, 이러한 구조는 곧 반도체 소자가 작동할 때, 험프현상을 억제하는 수단이 된다.Referring to FIG. 4, the trench 110 may be formed by etching a portion of the semiconductor substrate by performing anisotropic dry etching using the trench etching mask layer 106 made of the oxide film as an etching mask. Here, the LOCOS film 108 is formed below the nitride film 104 in a bird's beak shape along a horizontal plane, and the upper nitride film 104 has an undercut in the range of 100 to 1000 microseconds. Anisotropic etching is performed while the LOCOS film 108 is formed to be inclined. The obliquely formed LOCOS film 108 is removed when the device isolation film is finally formed in a subsequent process, in which the region where the LOCOS film is removed, that is, the corner of the trench or the interface between the active area and the inactive area has no angle. It can be formed to suppress the occurrence of a sharp step. Therefore, such a structure is a means of suppressing the hump phenomenon when the semiconductor element is operated.

참고로, 후속공정에서 통상적인 방법에 의하여 상기 트랜치에 사이드 웰(side well) 산화막을 성장한 후, 절연물질을 매립하고, 화학기계적 연마공정을 상기 질화막의 표면이 드러날 때까지 진행한 후, 최종적으로 질화막과 패드산화막을 제거하여 트랜치 소자분리 공정을 완성(미도시)한다.For reference, after growing a side well oxide film in the trench by a conventional method in a subsequent step, the insulating material is buried, and the chemical mechanical polishing process is performed until the surface of the nitride film is exposed, and finally The trench device isolation process is completed by removing the nitride film and the pad oxide film.

제2 실시예Second embodiment

도 5 및 도 6은 본 발명의 제2 실시예에 의한 반도체 장치의 트랜치 식각 방법을 설명하기 위하여 도시한 단면도들이다.5 and 6 are cross-sectional views illustrating a trench etching method of a semiconductor device in accordance with a second embodiment of the present invention.

여기서, 도 1 및 도 2까지의 공정은 상술한 제1 실시예와 동일하기 때문에 설명을 생략한다.Here, since the process to FIG. 1 and FIG. 2 is the same as that of 1st Embodiment mentioned above, description is abbreviate | omitted.

도 5를 참조하면, 상기 도2에서 언더컷이 100∼1000Å의 범위로 질화막(104) 수평면으로 발생한 결과물의 전면에, 상기 트랜치 식각 마스크층(106)을 이용하여 하부의 반도체 기판(100)을 일정량 식각하여 트랜치(110)를 형성한다. 이러한 식각은 이방성의 건식식각을 이용하여 진행하는데, 이때 상기 트랜치 식각 마스크층(106)의 막질도 이방성 건식식각 도중에 일정량이 소모되게 된다. 따라서, 건식식각을 진행하고 난 후에도 상기 트랜치 식각 마스크층(106)인 산화막이 100∼1000Å의 두께를 갖도록 초기 형성과정에서 트랜치 식각 마스크층(106)의 두께를 조정하는 것이 적합하다.Referring to FIG. 5, a predetermined amount of the lower semiconductor substrate 100 is formed on the entire surface of the resultant in which the undercut is formed in the horizontal plane of the nitride film 104 in the range of 100 to 1000 GPa by using the trench etch mask layer 106. The trench 110 is etched to form a trench 110. The etching is performed by using anisotropic dry etching, whereby the film quality of the trench etching mask layer 106 also consumes a certain amount during the anisotropic dry etching. Therefore, it is suitable to adjust the thickness of the trench etch mask layer 106 in the initial formation process so that the oxide film, which is the trench etch mask layer 106, has a thickness of 100 to 1000 Å even after the dry etching is performed.

도 6을 참조하면, 상기 트랜치(110)의 내부에 사이드 웰 산화막(112)을 성장시킨다. 이때, 사이드 웰 산화막(112)은 트랜치 내부에도 성장되지만, 상기 질화막(104)에 언더컷이 발생한 영역에도 동시에 형성되게 된다. 따라서, 이러한 사이드 웰 산화막(112)은 언더컷을 형성하지 않았던 종래의 반도체 장치의 트랜치 식각 방법보다 트랜치의 입구 및 상측면에서 막질의 두께를 두껍게 형성하여 트랜치의 입구를 둥글게 만드는 수단이 된다. 따라서, 후속공정에서 패드산화막(102)에 연속된 사이드 웰 산화막(112)을 제거하였을 때 트랜치의 모서리, 즉 활성영역과 비활성영역의 경계면에서 발생하는 날카로운 단차를 완화시켜 반도체 소자가 작동 중에 험프현상을 억제하게 된다.Referring to FIG. 6, a side well oxide layer 112 is grown in the trench 110. At this time, the side well oxide film 112 is also grown in the trench, but is also formed in the region where the undercut has occurred in the nitride film 104 at the same time. Accordingly, the side well oxide layer 112 is a means for rounding the inlet of the trench by forming a thicker film at the inlet and the upper side of the trench than in the trench etching method of the conventional semiconductor device, which did not form the undercut. Therefore, when the side well oxide layer 112 continuous to the pad oxide layer 102 is removed in a subsequent process, the semiconductor device is humped during operation by mitigating the sharp step occurring at the edge of the trench, that is, the interface between the active region and the inactive region. Will be suppressed.

참고로, 후속공정에서 통상적인 방법에 의하여 상기 트랜치에 절연물질을 매립하고, 화학기계적 연마공정을 상기 질화막의 표면이 드러날 때까지 진행한 후, 최종적으로 질화막과 패드산화막을 제거하여 트랜치 소자분리 공정을 완성(미도시)한다.For reference, in the subsequent process, an insulating material is embedded in the trench by a conventional method, and a chemical mechanical polishing process is performed until the surface of the nitride film is exposed, and finally, the nitride device and the pad oxide film are removed to form a trench device isolation process. To complete (not shown).

도 7 내지 도 8은 상기 제2 실시예에 따라 공정을 진행하였을 때의 실험결과를 보여주기 위하여 도시한 단면도들이다.7 to 8 are cross-sectional views illustrating experimental results when the process is performed according to the second embodiment.

도 7 및 도8을 참조하면, 상기 도7은 본 발명에 의하여 질화막(104)에 언더컷을 발생시킨 후에 반도체 기판(100)을 식각하여 트랜치를 형성하고 사이드 웰 산화막(112)을 성장시켰을 때의 단면도이고, 상기 도 8은 언더컷을 형성하지 않았던 종래 기술에 의하여 트랜치를 식각하고 사이드 웰 산화막(112')을 성장시켰을 때의 단면도이다.7 and 8, after the undercut is generated in the nitride film 104 according to the present invention, the semiconductor substrate 100 is etched to form a trench and grow the side well oxide film 112. 8 is a cross-sectional view when the trench is etched and the side well oxide film 112 'is grown by a conventional technique in which no undercut is formed.

도 7 및 도8에서 참조부호 106과 106'은 산화막을 재질로 하는 트랜치 식각 마스크층이고, 102 및 102'는 패드산화막이다. 또한 도 8에서 104'는 질화막을 100' 반도체 기판을 각각 나타낸다.7 and 8, reference numerals 106 and 106 'are trench etch mask layers made of an oxide film, and 102 and 102' are pad oxide films. In FIG. 8, 104 'represents a nitride film and a 100' semiconductor substrate, respectively.

본 실험에서는 상기 사이드 웰(side well) 산화막(112, 112')을 동일한 공정조건으로 형성시킨 상태에서 트랜치 모서리의 상부(A) 및 트랜치의 측상부(B)에 형성된 사이드 웰(side well) 산화막(112, 112)의 두께를 측정하였다.In this experiment, the side well oxide films 112 and 112 'are formed under the same process conditions, and the side well oxide films formed on the upper side A of the trench edge and the upper side portion B of the trench are formed. The thickness of (112, 112) was measured.

[표 1]TABLE 1

A 부분의 두께(Å)　　　Thickness of part A B 부분의 두께(Å)Thickness of part B 도 77 311311 356356 도 88 267267 311311

상기 표 1에 나타난 바와 같이 질화막(104)에 언더컷을 형성한 본 발명의 경우가 사이드 웰(side well) 산화막(112, 112')의 두께를 좀더 두껍게 형성된 것을 보여준다. 이 사실은 후공정에서 패드산화막(102, 102')과 트랜치 상부에 있는 사이드 웰(side well) 산화막(112, 112')를 제거하였을 때에 언더컷을 형성한 본 발명에 의한 트랜치 식각 방법이 트랜치 모서리인 활성영역과 비활성영역의 경계면에서 날카롭게 형성되는 단차를 보다 완화시킬 수 있음을 증명해 준다.As shown in Table 1, the case of the present invention in which the undercut is formed in the nitride film 104 shows that the thickness of the side well oxide films 112 and 112 'is made thicker. This fact is that the trench etching method according to the present invention in which the undercut is formed when the pad oxide films 102 and 102 'and the side well oxide films 112 and 112' on the trench are removed in a later step is formed in the trench edge. It demonstrates that the step formed sharply at the interface between the active and inactive regions can be alleviated.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.The present invention is not limited to the above-described embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit to which the present invention belongs.

따라서, 상술한 본 발명에 따르면, 트랜치를 형성하기 전에 적층되는 질화막에 발생되는 언더컷을 이용하여 트랜치의 모서리인 활성영역과 비활성영역의 모서리에서 발생하는 날카로운 단차를 완화시켜 반도체 소자가 작동 중에 험프현상이 억제되는 반도체 장치의 트랜치 식각 방법을 구현할 수 있다.Therefore, according to the present invention described above, by using the undercut generated in the nitride film stacked before forming the trench, the sharp step generated in the corners of the active region and the inactive region of the trenches is alleviated to hump the semiconductor device during operation. It is possible to implement the trench etching method of the semiconductor device is suppressed.

Claims (12)

반도체 기판에 패드산화막, 질화막 및 트랜치 식각 마스크층을 순차적으로 적층하는 제1 단계;Sequentially depositing a pad oxide film, a nitride film, and a trench etching mask layer on a semiconductor substrate; 상기 트랜치 식각 마스크층을 패터닝하여 하부의 질화막을 식각하는 제2 단계;Etching the lower nitride layer by patterning the trench etch mask layer; 상기 결과물의 전면에 등방성 식각을 진행하여 상기 질화막에 언더컷을 형성하는 제3 단계;Performing an isotropic etching on the entire surface of the resultant to form an undercut on the nitride film; 상기 등방성 식각이 진행된 전면에 국부적 산화에 의한 필드산화막(LOCOS막)을 형성하는 제4 단계; 및A fourth step of forming a field oxide film (LOCOS film) by local oxidation on the entire surface where the isotropic etching is performed; And 상기 트랜치 식각 마스크층을 이용하여 상기 필드산화막 및 반도체 기판을 식각하여 트랜치를 형성하는 제5 단계를 포함하는 것을 특징으로 반도체 장치의 트랜치 식각 방법.And forming a trench by etching the field oxide layer and the semiconductor substrate by using the trench etch mask layer. 제1항에 있어서, 상기 트랜치 식각 마스크층은 산화막을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.The trench etching method of claim 1, wherein the trench etching mask layer is formed using an oxide layer. 제1항에 있어서, 상기 제2 단계 후에 패드산화막을 제거하는 단계가 추가된 것을 특징으로 반도체 장치의 트랜치 식각 방법.The trench etching method of claim 1, further comprising removing the pad oxide layer after the second step. 제1항에 있어서, 상기 제3 단계의 질화막에 언더컷을 형성하는 방법은 인산(H2PO4)을 이용한 습식식각을 진행하여 형성하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.The trench etching method of claim 1, wherein the undercut is formed in the nitride layer of the third step by performing wet etching using phosphoric acid (H 2 PO 4 ). 제1항에 있어서, 상기 언더컷의 범위는 100∼1000Å의 사이의 범위에서 형성하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.The trench etching method of a semiconductor device according to claim 1, wherein the undercut is formed in a range between 100 and 1000 microseconds. 제1항에 있어서, 상기 제4 단계의 국부적 산화에 의한 필드산화막(LOCOS막)은 두께를 2000Å 이하로 형성하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.The trench etching method of claim 1, wherein the field oxide film (LOCOS film) formed by the local oxidation of the fourth step has a thickness of 2000 μs or less. 반도체 기판에 패드산화막, 질화막 및 트랜치 식각 마스크층을 순차적으로 적층하는 제1 단계;Sequentially depositing a pad oxide film, a nitride film, and a trench etching mask layer on a semiconductor substrate; 상기 트랜치 식각 마스크층을 패터닝하여 하부의 질화막을 식각하는 제2 단계;Etching the lower nitride layer by patterning the trench etch mask layer; 상기 결과물의 전면에 등방성 식각을 진행하여 상기 질화막에 언더컷을 형성하는 제3 단계;Performing an isotropic etching on the entire surface of the resultant to form an undercut on the nitride film; 상기 트랜치 식각 마스크층을 이용하여 반도체 기판을 식각하여 트랜치를 형성하는 제4 단계;A fourth step of forming a trench by etching the semiconductor substrate using the trench etching mask layer; 상기 트랜치의 측벽 및 바닥에 산화막을 성장시키는 제5 단계를 구비하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.And a fifth step of growing an oxide film on sidewalls and bottoms of the trenches. 제7항에 있어서, 상기 트랜치 식각 마스크층은 산화막을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.The trench etching method of claim 7, wherein the trench etching mask layer is formed using an oxide film. 제7항에 있어서, 상기 제2 단계 후에 패드산화막을 제거하는 단계가 추가된 것을 특징으로 반도체 장치의 트랜치 식각 방법.8. The method of claim 7, wherein the step of removing the pad oxide film after the second step is added. 제7항에 있어서, 상기 제3 단계의 질화막에 언더컷을 형성하는 방법은 인산(H2PO4)을 이용한 습식식각을 진행하여 형성하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.The trench etching method of claim 7, wherein the undercut is formed in the nitride layer of the third step by performing wet etching using phosphoric acid (H 2 PO 4 ). 제8항에 있어서, 상기 산화막은 상기 제4 단계 후에 두께가 100∼1000Å이 되도록 형성하는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.The trench etching method of claim 8, wherein the oxide layer is formed to have a thickness of about 100 to about 1000 microns after the fourth step. 제7항에 있어서, 상기 제5 단계의 트랜치의 측벽과 바닥에 산화막을 성장시키는 방법은 트랜치 상부의 언더컷이 발생한 영역에도 함께 산화막을 성장시키는 것을 특징으로 하는 반도체 장치의 트랜치 식각 방법.The trench etching method of claim 7, wherein the oxide film is grown on the sidewalls and the bottom of the trench in the fifth step. The oxide film is also grown on the trench.
KR1019970019312A 1997-05-19 1997-05-19 Method of etching trench of semiconductor device for forming isolation layer by using shallow trench KR100446279B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970019312A KR100446279B1 (en) 1997-05-19 1997-05-19 Method of etching trench of semiconductor device for forming isolation layer by using shallow trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970019312A KR100446279B1 (en) 1997-05-19 1997-05-19 Method of etching trench of semiconductor device for forming isolation layer by using shallow trench

Publications (2)

Publication Number Publication Date
KR19980083838A KR19980083838A (en) 1998-12-05
KR100446279B1 true KR100446279B1 (en) 2004-10-14

Family

ID=37362358

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019312A KR100446279B1 (en) 1997-05-19 1997-05-19 Method of etching trench of semiconductor device for forming isolation layer by using shallow trench

Country Status (1)

Country Link
KR (1) KR100446279B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046500A (en) * 1999-11-12 2001-06-15 박종섭 Method for fabricating isolation of semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176604A (en) * 1993-12-20 1995-07-14 Toshiba Corp Fabrication of semiconductor device
JPH0897276A (en) * 1994-09-29 1996-04-12 Toshiba Corp Manufacture of semiconductor device
JPH08130241A (en) * 1994-11-02 1996-05-21 Hitachi Ltd Semiconductor integrated circuit device and its manufacture
JPH09129720A (en) * 1995-11-06 1997-05-16 Sony Corp Manufacture of trench-isolated separated semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176604A (en) * 1993-12-20 1995-07-14 Toshiba Corp Fabrication of semiconductor device
JPH0897276A (en) * 1994-09-29 1996-04-12 Toshiba Corp Manufacture of semiconductor device
JPH08130241A (en) * 1994-11-02 1996-05-21 Hitachi Ltd Semiconductor integrated circuit device and its manufacture
JPH09129720A (en) * 1995-11-06 1997-05-16 Sony Corp Manufacture of trench-isolated separated semiconductor device

Also Published As

Publication number Publication date
KR19980083838A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
JPS6340337A (en) Method of isolating integrated circuit
KR20010064324A (en) Method for forming isolation layer of semiconductor device using trench technology
US5945352A (en) Method for fabrication of shallow isolation trenches with sloped wall profiles
JPH10144782A (en) Method for forming division area
KR20010046153A (en) Method of manufacturing trench type isolation layer in semiconductor device
KR100446279B1 (en) Method of etching trench of semiconductor device for forming isolation layer by using shallow trench
KR100359858B1 (en) Method of forming device isolation film in semiconductor device
KR100895824B1 (en) Method for forming isolation layer of semiconductor device
KR100325608B1 (en) Shallow trench manufacturing method for isolating semiconductor devices
US6261966B1 (en) Method for improving trench isolation
KR100533380B1 (en) Method of forming shallow trench isolation layer in semiconductor device
KR100478488B1 (en) Semiconductor device and fabrication method thereof
KR100505427B1 (en) Method for forming isolation layer of semiconductor device
KR100357199B1 (en) Method for manufacturing semiconductor device
KR100954418B1 (en) Method for forming isolation layer of semiconductor device
KR20040059998A (en) Method for manufacturing isolation layer in semiconductor device
KR20010002305A (en) Shallow trench isolation manufacturing method
KR100561974B1 (en) A Manufacturing Method of Semiconductor Element
KR100478484B1 (en) Formation method of trench in semiconductor device
KR100328707B1 (en) A method of semiconductor device isolation
KR940005720B1 (en) Manufacturing method for elements segregation of semiconductor device
KR100373710B1 (en) manufacturing method of shallow trench isolation of semiconductor devices
KR100587597B1 (en) Method for forming isolation layer of semiconductor device
KR100455095B1 (en) Method of forming an isolation film in semiconductor device
KR20040064116A (en) Formation method of trench in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee